講演名 | 2000/9/22 128ビットブロック暗号Camelliaの実装評価 青木 和麻呂, 市川 哲也, 神田 雅透, 松井 充, 盛合 志帆, 中嶋 純子, 時田 俊雄, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本報告では128ビットブロック暗号Camelliaのソフトウェア及びハードウェア上での実装に関する検討・評価結果について報告する。ソフトウェア上での実装に関しては、Camelliaを最適化実装するための手法について検討し、それらの最適化手法を組み合わせて、8ビット、32ビットおよび64ビットCPU上で実際に実装評価を行った結果について報告し、Camelliaが様々なプラットフォーム上で効率的な実装が可能であることを示す。またハードウェア上での実装に関しては、高速実装および小型実装について見当する。その結果、高速実装に関しては約1.2Gb/Sを達成し、また小型実装においては約11Kgatesで実現するなど、優れたハードウェアを実装性示す。 |
抄録(英) | In this paper, we report the performances in software and hardware implementations of a 128-bit block cipher, Camellia. As for software, we show the techniques in software implementations of Camellia, which are suitable for 8-bit, 32-bit and 64-bit microprocessors, and implement it using combinations with these techniques, respectively. As a result, Camellia has excellent flexibility on any software environments. Moreover, as for hardware, we show the performances in both fast and small implementation. As a result, Camellia achieves high performances, for example 1.2Gb/s at speed and 11Kgate at logic size, respectively. |
キーワード(和) | Camellia / 暗号 / ブロック暗号 / ソフトウェア / ハードウェア |
キーワード(英) | Camellia / cipher / block cipher / software / hardware |
資料番号 | ISEC2000-73 |
発行日 |
研究会情報 | |
研究会 | ISEC |
---|---|
開催期間 | 2000/9/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Information Security (ISEC) |
---|---|
本文の言語 | JPN |
タイトル(和) | 128ビットブロック暗号Camelliaの実装評価 |
サブタイトル(和) | |
タイトル(英) | Implementations of the 128-bit block cipher : Camellia |
サブタイトル(和) | |
キーワード(1)(和/英) | Camellia / Camellia |
キーワード(2)(和/英) | 暗号 / cipher |
キーワード(3)(和/英) | ブロック暗号 / block cipher |
キーワード(4)(和/英) | ソフトウェア / software |
キーワード(5)(和/英) | ハードウェア / hardware |
第 1 著者 氏名(和/英) | 青木 和麻呂 / Kazumaro AOKI |
第 1 著者 所属(和/英) | 日本電信電話株式会社 情報流通プラットフォーム研究所 Nippon Telegraph and Telephone Corporation Information Sharing Platform Laboratories |
第 2 著者 氏名(和/英) | 市川 哲也 / Tetsuya ICHIKAWA |
第 2 著者 所属(和/英) | 三菱電機株式会社 情報技術総合研究所 Mitsubishi Electric Corporation Information Technology R&D Center |
第 3 著者 氏名(和/英) | 神田 雅透 / Masayuki KANDA |
第 3 著者 所属(和/英) | 日本電信電話株式会社 情報流通プラットフォーム研究所 Nippon Telegraph and Telephone Corporation Information Sharing Platform Laboratories |
第 4 著者 氏名(和/英) | 松井 充 / Mitsuru MATSUI |
第 4 著者 所属(和/英) | 三菱電機株式会社 情報技術総合研究所 Mitsubishi Electric Corporation Information Technology R&D Center |
第 5 著者 氏名(和/英) | 盛合 志帆 / Shiho MORIAI |
第 5 著者 所属(和/英) | 日本電信電話株式会社 情報流通プラットフォーム研究所 Nippon Telegraph and Telephone Corporation Information Sharing Platform Laboratories |
第 6 著者 氏名(和/英) | 中嶋 純子 / Junko NAKAJIMA |
第 6 著者 所属(和/英) | 三菱電機株式会社 情報技術総合研究所 Mitsubishi Electric Corporation Information Technology R&D Center |
第 7 著者 氏名(和/英) | 時田 俊雄 / Toshio TOKITA |
第 7 著者 所属(和/英) | 三菱電機株式会社 情報技術総合研究所 Mitsubishi Electric Corporation Information Technology R&D Center |
発表年月日 | 2000/9/22 |
資料番号 | ISEC2000-73 |
巻番号(vol) | vol.100 |
号番号(no) | 324 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |