| 講演名 | 1993/10/25 A High-speed Modular Multiplication Method for the RSA Cryptosystem , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | This paper describes the architecture and design of a multiplier for a public key encryption and decryption processor which implements the RSA algorithm with key lengths of 512 bits.The algorithm is based on the parallel multiplier to achieve the necessary throughput.The multiplier has been designed by a 0.8 micron CMOS gate array process and implemented with 71,680 transistors. |
| キーワード(和) | |
| キーワード(英) | Cryptography / Key Distribution / Key Sharing / Identifier / IC Cards / Information Security |
| 資料番号 | ISEC93-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ISEC |
|---|---|
| 開催期間 | 1993/10/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Security (ISEC) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A High-speed Modular Multiplication Method for the RSA Cryptosystem |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Cryptography |
| 第 1 著者 氏名（和/英） | / Jungtae Kim |
| 第 1 著者 所属（和/英） | Electronics & Telecommunications Research Institute |
| 発表年月日 | 1993/10/25 |
| 資料番号 | ISEC93-41 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 295 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |