講演名 | 1995/12/8 デスクトップ用1チップATMスイッチ 奥 瑞雪, 水越 伸幸, 永野 宏, 篠原 誠之, 佐藤 昇, 鈴木 洋, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 1.2Gbpsの容量を有するテスクトップ用共有バッファ型ATMスイッチを提案する。本デスクトップ用ATMスイッチは、1チップで構成され、標準インタフェースUTOPIA Level 2を用いて異なる速度の回線を収容できる。セルバッファやヘッダトランスレータ/スイッチ制御メモリを外付け共有メモリに収容することにより低コスト化を図った。共有バッファ型スイッチにおいて従来課題であった高スループットなマルチキャストセルコピー制御の実現をリキューイング方式で解決した。また、複数のQOSサービスクラスのサポートのため、帯域保証スケジュール制御やWFQ (Weighted Fairness Queuing)制御を実現し、且つデータ通信サービス向けにABR制御とEPD (Early Packet Discard)制御機能を持たせ、低コストながら高品質のトラヒック制御を実現した。 |
抄録(英) | Single chip shared buffer ATM switch for desktop with 1.2 Gbps is proposed. This single chip ATM switch can support different transfer speed ports with standard UTOPIA level 2 interface. The low cost implementation of the cell buffers, HTT (Header Translation Table) and control memory is realized by the use of external SRAM chips. Re-queueing method for copying cells achieves the high throughput for multicast services. The QoS guarantee control of multi-class services is realized by framed scheduling control and WFQ (Weighted Fairness Queuing) control. ABR control and EPD (Early Packet Discard) are also implemented for data services. |
キーワード(和) | ATMスイッチ / デスクトップ / 共有バッファ / マルチキャスト / 通信品質 |
キーワード(英) | ATM Switch / Desktop / Shared Buffer / Multicast / QoS |
資料番号 | SSE95-125 |
発行日 |
研究会情報 | |
研究会 | SSE |
---|---|
開催期間 | 1995/12/8(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Switching Systems Engineering (SSE) |
---|---|
本文の言語 | JPN |
タイトル(和) | デスクトップ用1チップATMスイッチ |
サブタイトル(和) | |
タイトル(英) | Single Chip ATM Switch for Desktop |
サブタイトル(和) | |
キーワード(1)(和/英) | ATMスイッチ / ATM Switch |
キーワード(2)(和/英) | デスクトップ / Desktop |
キーワード(3)(和/英) | 共有バッファ / Shared Buffer |
キーワード(4)(和/英) | マルチキャスト / Multicast |
キーワード(5)(和/英) | 通信品質 / QoS |
第 1 著者 氏名(和/英) | 奥 瑞雪 / Ruixue Fan |
第 1 著者 所属(和/英) | 日本電気C&C研究所 C&C Research Laboratories, NEC Corporation |
第 2 著者 氏名(和/英) | 水越 伸幸 / Nobuyuki Mizukoshi |
第 2 著者 所属(和/英) | 日本電気ULSIシステム開発研究所 ULSI Systems Development Laboratories, NEC Corporation |
第 3 著者 氏名(和/英) | 永野 宏 / Hiroshi Nagano |
第 3 著者 所属(和/英) | 九州日本電気通信システム NEC Communication Systems Kyushu |
第 4 著者 氏名(和/英) | 篠原 誠之 / Masayuki Shinohara |
第 4 著者 所属(和/英) | 日本電気C&C研究所 C&C Research Laboratories, NEC Corporation |
第 5 著者 氏名(和/英) | 佐藤 昇 / Noboru Sato |
第 5 著者 所属(和/英) | 日本電気ULSIシステム開発研究所 ULSI Systems Development Laboratories, NEC Corporation |
第 6 著者 氏名(和/英) | 鈴木 洋 / Hiroshi Suzuki |
第 6 著者 所属(和/英) | 日本電気C&C研究所 C&C Research Laboratories, NEC Corporation |
発表年月日 | 1995/12/8 |
資料番号 | SSE95-125 |
巻番号(vol) | vol.95 |
号番号(no) | 398 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |