講演名 | 2001/12/14 プロセス向けEBプローバの提案と基礎実験 石井 達也, 佐藤 猛, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | LSIの生産拠点で迅速な不良解析を実現するプロセス不良解析専用のEBプローバを提案する.本提案を実現するため, 絶縁膜上から所定時刻(位相)での電位情報をシングルショットで取得する新しい論理観測手法を考案し, その実用性検証のための基礎実験と, 実不良チップヘの適用を行い有効性を確認した.本手法は従来不可能であった絶縁膜上からの単発現象の論理観測を可能にした.そして, 一次ビームのパルス化を必要としないため, 低コストなプロセス向けEBテストシステムの構築を可能にする. |
抄録(英) | The Electron Beam (EB) probe is produced for LSI process failure analysis, which becomes short TAT : Turn-Around-Time analysis tool at LSI plant. To develop that, novel technique that acquire the voltage contrast at the single time image acquisition on the insulated film was studied. We verified it is available method by experiment using actual failure chip. This technique performed to observe the voltage logic state under the single cycle function on passivated devices, and realize the low cast EB test syslem for wafer process. |
キーワード(和) | EBプローバ / EBテスタ / LSl / ウエーハプロセス / 不良解析 / 故障解析 |
キーワード(英) | EB Probe / EB Tester / LSI / Wafer Process / Failure Analysis |
資料番号 | R2001-31,SSS2001-26 |
発行日 |
研究会情報 | |
研究会 | SSS |
---|---|
開催期間 | 2001/12/14(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Safety (SSS) |
---|---|
本文の言語 | JPN |
タイトル(和) | プロセス向けEBプローバの提案と基礎実験 |
サブタイトル(和) | |
タイトル(英) | Study of Electron-Beam Probe for LSI Process Failure Analysis |
サブタイトル(和) | |
キーワード(1)(和/英) | EBプローバ / EB Probe |
キーワード(2)(和/英) | EBテスタ / EB Tester |
キーワード(3)(和/英) | LSl / LSI |
キーワード(4)(和/英) | ウエーハプロセス / Wafer Process |
キーワード(5)(和/英) | 不良解析 / Failure Analysis |
キーワード(6)(和/英) | 故障解析 |
第 1 著者 氏名(和/英) | 石井 達也 / Tatsuya ISHII |
第 1 著者 所属(和/英) | セイコーエプソン株式会社半導体事業部 Semiconductor Operations Div., Seiko Epson Corp. |
第 2 著者 氏名(和/英) | 佐藤 猛 / Takeshi SATO |
第 2 著者 所属(和/英) | 日本電子テクニクス株式会社技術部 Design and Engineering Dept., JEOL Technics Ltd. |
発表年月日 | 2001/12/14 |
資料番号 | R2001-31,SSS2001-26 |
巻番号(vol) | vol.101 |
号番号(no) | 527 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |