| 講演名 | 2002/1/17 ブーリアンマッチングを利用したFPGAの深さ最小化マッピング手法について 松永 裕介, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LUT型のFPGAは一つの基本ブロックで定められた入力数(通常4または5)以下の任意の論理関数を実現できるという特徴を持つ.そのため, 従来は対象回路の論理関数を考慮せずに構造のみに注目したテクノロジマッピング手法が用いられてきた.ところが, 実際のFPGAの基本ブロックの中にはXilinx社のXC4000のように5入力以下の任意の論理関数だけでなく, 6入力以上の一部の論理関数を実現できるものが存在する.そのような特殊な場合のマッピングを考慮するためには, マッピング対象の回路の論理関数を考慮したブーリアンマッチングを行う必要がある.本稿では関数分解に基づくブーリアンマッチングを利用して効率よくLUT型FPGA用の深さ最小の回路を求めるテクノロジマッピングアルゴリズムについて述べる. |
| 抄録(英) | A basic block of LUT-based FPGA has a capability that it can implement any logic function whose number of inputs does not exceed a designated limit (ex.4 or 5). Utilizing this property, many conventional technology mapping algorithms only consider circuit's structure and ignore circuit's functionality. In the case of Xilinx XC4000 series, however, it can implement a part of functions with more than 6 inputs, as well as all the functions with no more than 5 inputs. Treating such a special case, Boolean matching that considers circuit's functionality is required. In this paper, a Boolean matching algorithm for LUT-based FPGAs that is based on disjoint functional decomposition technique is described, and an efficient heuristic for delay minimum technology mapping algorithm is also shown. |
| キーワード(和) | FPGA / テクノロジマッピング / 遅延最小化 / 関数分解 / 二分決定グラフ |
| キーワード(英) | FPGA / technology mapping / delay minimization / functional decomposition / binary decision diagram |
| 資料番号 | VLD2001-138, CPSY2001-97 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2002/1/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ブーリアンマッチングを利用したFPGAの深さ最小化マッピング手法について |
| サブタイトル（和） | |
| タイトル（英） | On Delay Minimum Mapping Algorithm for FPGAs Using Boolean Matching |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | テクノロジマッピング / technology mapping |
| キーワード(3)（和/英） | 遅延最小化 / delay minimization |
| キーワード(4)（和/英） | 関数分解 / functional decomposition |
| キーワード(5)（和/英） | 二分決定グラフ / binary decision diagram |
| 第 1 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究院情報工学部門 Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 発表年月日 | 2002/1/17 |
| 資料番号 | VLD2001-138, CPSY2001-97 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 579 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |