| 講演名 | 2001/11/23 リコンフィギャラブル・ロジック向き論理ブロックの提案 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | リコンフィギャラブル・コンピューティング向きの論理ブロックアーキテクチャを提案する.本論理ブロックは, 回路の構成データの単位であるコンテキストを複数格納するための構成データキャッシュと, マルチコンテキスト化およびクラスタ化の両機能を有するLUT(Look Up Table)を持つ.また, コンテキストをLUTと構成データキャッシュの2階層で管理することで, 実行時再構成や部分再構成の実現が可能である.本稿では, ベンチマーク回路による評価の結果, 動作速度を従来の4入力LUTを用いた論理ブロックと同程度とした場合, 構成データキャッシュに2, 048ビット搭載でき, 実装密度が約3倍に向上することを示す.また, LUTのクラスタ化によって実装効率は約8%改善し, さらにLUTのマルチコンテキスト化によって実装面積および構成データ量が共に最小値を示すことを報告する. |
| 抄録(英) | In this paper, we propose a logic block architecture of programmable logic that is suitable for reconfigurable computing. Our logic block contains configuration data cache(CDC)for holding multiple contexts and the LUT(Look Up Table)that have the functions of multi-context and clustering. It is in control of the contexts using two classes, which are both the LUT and the CDC, so that runtime reconfiguration and partial reconfiguration are possible of realization. We evaluate implementation efficiency, implementation area and configuration data bits through mapping some benchmark circuits. As a result of the evaluation, our logic block can be carried on the CDC that the capacity is 2, 048 bits on condition that the delay is level with 4-LUT. The implementation density is improved up to 3 times than the conventional logic block using 4-LUT by means of the configuration data cache. The implementation efficiency is improved about 8 % by clustering of LUT. Moreover, the implementation area and the amount of the configuration data indicate minimum values respectively by means of the multi-context. |
| キーワード(和) | リコンフィギャラブル・ロジック / マルチコンテキスト / LUTクラスタ / 構成データ・キャッシュ / FPGA / 粒度 |
| キーワード(英) | reconfigurable logic / multi-context / LUT cluster / configuration data cache / FPGA / granularity |
| 資料番号 | CPSY2001-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2001/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リコンフィギャラブル・ロジック向き論理ブロックの提案 |
| サブタイトル（和） | |
| タイトル（英） | Proposal of a Logic Block Architecture for Reconfigurable Logic |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブル・ロジック / reconfigurable logic |
| キーワード(2)（和/英） | マルチコンテキスト / multi-context |
| キーワード(3)（和/英） | LUTクラスタ / LUT cluster |
| キーワード(4)（和/英） | 構成データ・キャッシュ / configuration data cache |
| キーワード(5)（和/英） | FPGA / FPGA |
| キーワード(6)（和/英） | 粒度 / granularity |
| 第 1 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 2 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科 Department of Computer Science, Faculty of Engineering, Kumamoto University |
| 発表年月日 | 2001/11/23 |
| 資料番号 | CPSY2001-79 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 474 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |