| 講演名 | 2001/11/23 非同期式プロセッサにおける演算器構成の検討 柴田 裕一郎, 小栗 清, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 効果的な非同期プロセッサの設計には, 遅延仮定の粒度の決定が重要な鍵となる.細粒度の遅延仮定のもとでは, 入力されるデータに応じてレイテンシの変化する演算器を構成することができる.逆に, 同期回路のようにすべてのオペランドに対して最大遅延を仮定することにより, 完了信号生成などのオーバヘッドを最小化することもできる.そこで本稿では, このような設計のトレードオフの判断に必要な根拠を示すために, さまざまな構成の演算器の遅延分布をベンチマークアプリケーションのトレースデータを用いたシミュレーションにより評価する.評価の結果, 高い性能の演算器においては, 演算器のレイテンシを可変にすることによるオーバヘッドは20%を超えてはならないことが明らかになった. |
| 抄録(英) | One of the most important keys to efficient design of asynchronous processors is granularity of a delay assumption. With a fine grain delay assumption, an arithmetic unit whose latency can be varied depending on individual input data is possible. On the contrary, assuming the latency of the critical path for all operands like in synchronous circuits, overhead such as completion signal generation can be minimized. Aiming to give the basis for these design choices, this paper evaluates a latency distribution of various types of arithmetic units by simulating the circuits using trace data of typical benchmark applications. The results show that time overhead of a variable latency property should not exceed 20% for an efficient arithmetic unit. |
| キーワード(和) | 非同期回路 / 演算器 / 加算器 / 非同期式プロセッサ |
| キーワード(英) | asynchronous circuit / arithmetic unit / adder / asynchronous processor |
| 資料番号 | CPSY2001-76 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2001/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 非同期式プロセッサにおける演算器構成の検討 |
| サブタイトル（和） | |
| タイトル（英） | On the Structure of an Arithmetic Unit for Asynchronous Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期回路 / asynchronous circuit |
| キーワード(2)（和/英） | 演算器 / arithmetic unit |
| キーワード(3)（和/英） | 加算器 / adder |
| キーワード(4)（和/英） | 非同期式プロセッサ / asynchronous processor |
| 第 1 著者 氏名（和/英） | 柴田 裕一郎 / Yuichiro SHIBATA |
| 第 1 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 第 2 著者 氏名（和/英） | 小栗 清 / Kiyoshi OGURI |
| 第 2 著者 所属（和/英） | 長崎大学工学部情報システム工学科 Department of Computer and Information Sciences, Faculty of Engineering, Nagasaki University |
| 発表年月日 | 2001/11/23 |
| 資料番号 | CPSY2001-76 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 474 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |