| 講演名 | 2001/11/22 大規模順序回路に対するマルチサイクルパス解析手法 樋口 博之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では大規模順序回路に対して高速にマルチサイクルパスを検出する方法を提案する。本手法はフリップフロップ(FF)間の全てのパスがマルチサイクルであるかどうかを検出するものであり、テストパタン生成(ATPG)の技法を用いて効率よくマルチサイクルの判定を行う。まず含意操作によりできるだけ多くの「容易な」マルチサイクルパスを高速に同定し、その後、残りのFF対についてシングルサイクルで動作する必要のある入力パタンが存在しないかどうかをATPGを利用して判定する。実験結果より, FF数が1000を越える回路に対しても数十秒程度で解析を行うことができ、本手法の実用性が示された。 |
| 抄録(英) | This paper proposes a fast multi-cycl path analysis method for large sequential circuits. It determines whether all the paths between every flip-flop pair are multi-cycle paths. ATPG techniques allow us to detect multi-cycle paths quickly by using information of circuit structure directly. Our method detect as many "easy" multi-cycle paths as possible by implication before applying ATPG. Experimental results show that our method can handle large circuits with more than one thouthand flip-flops in reasonable time. |
| キーワード(和) | マルチサイクルパス / タイミング解析 / 順序回路 / テストパタン生成 / 含意操作 |
| キーワード(英) | multi-cycle path / timing analysis / sequential circuit / ATPG / implication |
| 資料番号 | CPSY2001-73 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2001/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 大規模順序回路に対するマルチサイクルパス解析手法 |
| サブタイトル（和） | |
| タイトル（英） | Multi-Cycle Path Analysis for Large Sequential Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチサイクルパス / multi-cycle path |
| キーワード(2)（和/英） | タイミング解析 / timing analysis |
| キーワード(3)（和/英） | 順序回路 / sequential circuit |
| キーワード(4)（和/英） | テストパタン生成 / ATPG |
| キーワード(5)（和/英） | 含意操作 / implication |
| 第 1 著者 氏名（和/英） | 樋口 博之 / Hiroyuki Higuchi |
| 第 1 著者 所属（和/英） | (株)富士通研究所CAD研究部 Fujitsu Laboratories Ltd. |
| 発表年月日 | 2001/11/22 |
| 資料番号 | CPSY2001-73 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |