| 講演名 | 2001/11/22 2入力論理セルを有するPLAのための論理合成手法 吉田 浩章, 山岡 寛明, 池田 誠, 浅田 邦博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では, 2入力論理セルを有するPLAのための論理合成手法を提案する.2入力論理セルを有するPLAは, ラッチ型センスアンプおよび寄生容量間の電荷分配を利用することによって高速動作および低消費電力を実現している.さらに, 従来のAND/OR平面におけるAND/ORセルを任意の2入力論理セルに置き換えることが可能になっている.よって従来のPLAに比べて論理関数を効率的に実現することができる.提案手法は, 新たな2入力論理関数抽出手法に基づいており, また多値論理合成やファクタリングといった既存のアルゴリズムを最大限利用しているため, 簡単な実装および高速な計算を可能にしている.また提案手法の例題に対する計算機実験の結果を示す. |
| 抄録(英) | In this paper, we present a new logic synthesis method for PLA with 2-input logic elements. A PLA with 2-input logic elements can achieve low-power dissipation and high-speed operation by using latch sense-amplifiers and a charge sharing scheme. In addition, an arbitrary 2-input logic function is conveniently implemented in place of the conventional AND/OR planes. Therefore it can realize some classes of logic functions in a smaller circuit area. Since the proposed method makes full use of the existing multiple-valued logic minimization algorithms along with a new logic extraction technique for 2-input functions, it can be easily implemented and can handle practical circuits. The method has been implemented and the experimental results are presented. |
| キーワード(和) | 論理合成 / 多値論理 / PLA |
| キーワード(英) | logic synthesis / multiple-valued logic / PLA |
| 資料番号 | CPSY2001-72 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2001/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2入力論理セルを有するPLAのための論理合成手法 |
| サブタイトル（和） | |
| タイトル（英） | Logic Synthesis for PLA with 2-input Logic Elements |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 論理合成 / logic synthesis |
| キーワード(2)（和/英） | 多値論理 / multiple-valued logic |
| キーワード(3)（和/英） | PLA / PLA |
| 第 1 著者 氏名（和/英） | 吉田 浩章 / Hiroaki YOSHIDA |
| 第 1 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 Department of Electronic Engineering, University of Tokyo |
| 第 2 著者 氏名（和/英） | 山岡 寛明 / Hiroaki YAMAOKA |
| 第 2 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 Department of Electronic Engineering, University of Tokyo |
| 第 3 著者 氏名（和/英） | 池田 誠 / Makoto IKEDA |
| 第 3 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 Department of Electronic Engineering, University of Tokyo |
| 第 4 著者 氏名（和/英） | 浅田 邦博 / Kunihiro ASADA |
| 第 4 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, University of Tokyo |
| 発表年月日 | 2001/11/22 |
| 資料番号 | CPSY2001-72 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |