講演名 | 2001/11/22 信号の型に忠実なSystemCからVerilog-HDLへの言語変換 長尾 文昭, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | システムレベルの設計言語SystemCから論理合成可能なハードウェア記述言語VerilogによるRTL記述を作成する変換ツールsc2vを作成した。sc2vは、SystemCのオブジェクト指向の記述に対応することを目指している。sc2vの開発にあたり、ハードウエアのオブジェクトをモジュール、接続、信号の3つであると想定した。本稿では、この3つのオブジェクトのうち特に信号のオブジェクト指向への対応と型の特性を忠実に変換する方法について説明する。 |
抄録(英) | I developed the translator "sc2v" from the system level design language SystemC to the RTL level of the hardware description language Verilog. Main concept of this translator is to support several object oriented syntaxes of SystemC. A hardware design has three kinds of object, which are module, connection and signal. In this paper, I explain how to translate signal objects and how to keep the characteristic of them in full. |
キーワード(和) | システムレベル設計 / システムレベル記述言語 / SystemC / オブジェクト指向 / 言語変換 / verilog |
キーワード(英) | System level design / Syetem level description language / SystemC / Object oriented / Language translation / verilog |
資料番号 | CPSY2001-66 |
発行日 |
研究会情報 | |
研究会 | CPSY |
---|---|
開催期間 | 2001/11/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Computer Systems (CPSY) |
---|---|
本文の言語 | JPN |
タイトル(和) | 信号の型に忠実なSystemCからVerilog-HDLへの言語変換 |
サブタイトル(和) | |
タイトル(英) | The translation from SystemC to Verilog-HDL keeping the character of signal |
サブタイトル(和) | |
キーワード(1)(和/英) | システムレベル設計 / System level design |
キーワード(2)(和/英) | システムレベル記述言語 / Syetem level description language |
キーワード(3)(和/英) | SystemC / SystemC |
キーワード(4)(和/英) | オブジェクト指向 / Object oriented |
キーワード(5)(和/英) | 言語変換 / Language translation |
キーワード(6)(和/英) | verilog / verilog |
第 1 著者 氏名(和/英) | 長尾 文昭 / Fumiaki NAGAO |
第 1 著者 所属(和/英) | 三洋電機(株)システムLSI事業部 System LSI Division, SANYO Electric Co., Ltd. |
発表年月日 | 2001/11/22 |
資料番号 | CPSY2001-66 |
巻番号(vol) | vol.101 |
号番号(no) | 473 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |