| 講演名 | 2001/11/22 クラスタリングと新しい配置モデルに基づくタイミングドリブンスタンダードセル配置手法 岩内 宣之, 若林 真一, 小出 哲士, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では大規模スタンダードセルLSI設計に対し, タイミング制約を陽に考慮した, 新しい配置モデルに基づくスタンダードセル配置設計手法を提案する.提案手法ではセル配置を概略配置と詳細配置の2段階に分けて行なう.まず, 提案手法の第1段階ではタイミング制約の基点となるレジスタに着目してセル同士をクラスタリングし, クラスタ集合を生成する.次に生成したクラスタを格子状(グローバルビン)に分割したチップエリア上にシミュレーティッドアニーリング(SA)を用いて配置する.各クラスタは連結した複数のグローバルビンに配置されるものとし, クラスタの配置形状は任意とする.この配置モデルをアメーバモデルという.提案手法ではクラスタの配置形状が矩形に制約されないため, タイミング制約を満たした質の高いレイアウトを得ることができる.配置手法の第2段階ではクラスタをセルに分解し, タイミング制約を考慮しながら各セルをセル行に割り当てることにより最終的なスタンダードセル配置を得る. |
| 抄録(英) | In this paper, a new timing-driven cell placement method based on the new placement model is proposed for VLSI standard cell layout. The proposed method consists of two stages: global placement and detailed placement. In the first stage, the set of clusters are constructed by clustering cells, considering registers, for which the timing constraints are given. Then, with the simulated annealing based method, clusters are placed on the chip area, which is partitioned into the set of global bins. In the proposed method, the shape of each cluster is not restricted to a rectangle, but can be arbitrarily given under some conditions. This placement model is called the amoeba model. Since the flexibility of cluster placement is increased due to this new placement model, a satisfactory placement satisfying timing constraints can be obtained. In the second stage of the proposed method, each cluster is decomposed into the set of cells, and cells are assigned to cell rows, considering timing constraints, to produce a final cell placement. |
| キーワード(和) | レイアウト設計 / スタンダードセル / クラスタリング / Elmore遅延モデル / シミュレーティッドアニーリング / アメーバモデル |
| キーワード(英) | layout design / standard cell / clusering / Elmore delay model / simulated annealing / amoeba model |
| 資料番号 | CPSY2001-65 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2001/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | クラスタリングと新しい配置モデルに基づくタイミングドリブンスタンダードセル配置手法 |
| サブタイトル（和） | |
| タイトル（英） | A Timing-Driven Standard-Cell Placement Method Based on Cell-Clustering and the New Placement Model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レイアウト設計 / layout design |
| キーワード(2)（和/英） | スタンダードセル / standard cell |
| キーワード(3)（和/英） | クラスタリング / clusering |
| キーワード(4)（和/英） | Elmore遅延モデル / Elmore delay model |
| キーワード(5)（和/英） | シミュレーティッドアニーリング / simulated annealing |
| キーワード(6)（和/英） | アメーバモデル / amoeba model |
| 第 1 著者 氏名（和/英） | 岩内 宣之 / Nobuyuki IWAUCHI |
| 第 1 著者 所属（和/英） | 広島大学大学院工学研究科 Graduate School of Engineering Hiroshima University |
| 第 2 著者 氏名（和/英） | 若林 真一 / Shin'ichi WAKABAYASHI |
| 第 2 著者 所属（和/英） | 広島大学大学院工学研究科 Graduate School of Engineering Hiroshima University |
| 第 3 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems Hiroshima University |
| 発表年月日 | 2001/11/22 |
| 資料番号 | CPSY2001-65 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |