講演名 | 2001/7/18 コンダクタンスニューロンモデルを用いた順序回路の実現 津田 晃寿, 三輪 忍, 津邑 公暁, 五島 正裕, 富田 眞治, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 連続状態機械(GSM)はRecurrent Neural Network(RNN)で実現される。RNNは一般に形式ニューロン・モデルによって実装されている。しかし、形式ニューロン・モデルは時系列情報を扱うことができない。そのためにRNNは厳密には時間連続ではない。そこで、本論文では、まず本当に時系列情報を扱うことができるニューロンモデルを探すために、従来提案されてきた種々のニューロンモデルを比較し、膜電位に基づくニューロン・モデルには問題があることを示した。そこで次に、コンダクタンスに基づく新しいニューロン・モデルを提案した。さらに、そのモデルにより論理ゲートを設計し、順序回路を実装した。この回路は時間入力の変化に応じて時間連続に動作する。 |
抄録(英) | Graded State Machine (GSM) is embodied by Recurrent Neural Networks (RNN). RNN is generally constructed by neuron cells based on formal neuron model. But the formal neuron model cannot handle time series information. Therefore RNN is not strictly time continuous. First, for finding a neuron model which really can handle time series information, we made a comparative study of past neuron models and showed that a membrane potential-based neuron model had problems. Next, we proposed a new conductance-based neuron model. We prepared conductance-based neurons which behave like logic gates, and implemented a sequential circuit with them. The circuit works time-continuously according to countinuous input transitions. |
キーワード(和) | 連続状態機械 / リカレントニューラルネットワーク / コンダクタンスニューロンモデル / 論理ゲート / 順序回路 |
キーワード(英) | Graded state machine / recurrent neural network / conductance-based neuron model / logical gates / sequential circuit |
資料番号 | CPSY2001-39 |
発行日 |
研究会情報 | |
研究会 | CPSY |
---|---|
開催期間 | 2001/7/18(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Computer Systems (CPSY) |
---|---|
本文の言語 | JPN |
タイトル(和) | コンダクタンスニューロンモデルを用いた順序回路の実現 |
サブタイトル(和) | |
タイトル(英) | Implementation of a Sequential Circuit by Conductance-Based Neuron Model |
サブタイトル(和) | |
キーワード(1)(和/英) | 連続状態機械 / Graded state machine |
キーワード(2)(和/英) | リカレントニューラルネットワーク / recurrent neural network |
キーワード(3)(和/英) | コンダクタンスニューロンモデル / conductance-based neuron model |
キーワード(4)(和/英) | 論理ゲート / logical gates |
キーワード(5)(和/英) | 順序回路 / sequential circuit |
第 1 著者 氏名(和/英) | 津田 晃寿 / Akihisa Tsuda |
第 1 著者 所属(和/英) | 京都大学大学院情報学研究科 Graduate School of Informatics Kyoto University |
第 2 著者 氏名(和/英) | 三輪 忍 / Shinobu Miwa |
第 2 著者 所属(和/英) | 京都大学大学院情報学研究科 Graduate School of Informatics Kyoto University |
第 3 著者 氏名(和/英) | 津邑 公暁 / Tomoaki Tsumura |
第 3 著者 所属(和/英) | 京都大学大学院経済学研究科 Graduate School of Economics Kyoto University |
第 4 著者 氏名(和/英) | 五島 正裕 / Masahiro Goshima |
第 4 著者 所属(和/英) | 京都大学大学院情報学研究科 Graduate School of Informatics Kyoto University |
第 5 著者 氏名(和/英) | 富田 眞治 / Shinji Tomita |
第 5 著者 所属(和/英) | 京都大学大学院情報学研究科 Graduate School of Informatics Kyoto University |
発表年月日 | 2001/7/18 |
資料番号 | CPSY2001-39 |
巻番号(vol) | vol.101 |
号番号(no) | 216 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |