講演名	2001/1/5 静的基板バイアス印加ドミノCMOS回路に基づくスーパーセルの設計I : トランジスタ寸法連続可変なセル・レイアウト・アーキテクチャ 秋濃 俊郎, 堺 芳信, 高橋 博宣,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	通常の電源[V_ , V_]に加え、別に静的な基板バイアス[V_ '(>V_ ), V_'()]を印加し、ソース端子が電源に直接接続する全てのプルアップ/プルダウン・トランジスタを高い閾値電圧(V_ ', V_ ')にし、V_ を印加したnウエル基板、即ち、低い閾値電圧V_を持つPMOSトランジスタを使わないドミノCMOS回路で、その面積と遅延時間の削減を試みた[1, 2]。本稿ではこの回路方式に基づき、配線RC負荷に応じて駆動インバータや他のトランジスタ寸法を決めるスーパーセルのレイアウト・アーキテクチャを提案する。この提案に基づくインバータとAOI24で、0.35μmのBSIM3v3モデルを使った回路シミュレーションにより、それらの面積と遅延時間及び消費電力をスタティックCMOS回路と比較評価した。
抄録(英)	Using another static substreate-bias [V_ '(>V_ ), V_'()] in addition to common power supply [V_ , V_], we proposed a circuit scheme making the most of pull-up/pull-down transistors with high threshold voltages (V_ ', V_ '), which are biased [V_ ', V_ ']. Here, the source terminals were of these transistors only connected to the base of [V_ , V_]. We reduced the area and delay time of domino CMOS circuit by not using the PMOS transistor with low V_ biased by V_ on n-well [1, 2]. In this paper, being based on this circuit, we propose the super-cell layout architecture with continuously variable transistor width. We study the circuit performance of area, delay time and power consumption for the inverter and AOI24, compared to their static CMOS circuits, by using a circuit simulator based on the BSIM3v3 model of 0.35μm CMOS process.
キーワード(和)	基板バイアス / 閾値電圧 / ドミノ / CMOS回路 / スーパーセル
キーワード(英)	substrate-bias / threshold voltage / domino CMOS circuit / super-cell
資料番号	VLD2000-122,CPSY2000-77
発行日

研究会情報
研究会	CPSY
開催期間	2001/1/5(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Computer Systems (CPSY)
本文の言語	JPN
タイトル（和）	静的基板バイアス印加ドミノCMOS回路に基づくスーパーセルの設計I : トランジスタ寸法連続可変なセル・レイアウト・アーキテクチャ
サブタイトル（和）
タイトル（英）	Super-cell Design Based on Statically Substrate-biased Domino CMOS Circuit I : Cell Layout Architecture with Continuously Variable Transistor Width
サブタイトル（和）
キーワード(1)（和/英）	基板バイアス / substrate-bias
キーワード(2)（和/英）	閾値電圧 / threshold voltage
キーワード(3)（和/英）	ドミノ / domino CMOS circuit
キーワード(4)（和/英）	CMOS回路 / super-cell
キーワード(5)（和/英）	スーパーセル
第 1 著者 氏名（和/英）	秋濃 俊郎 / Toshiro Akino
第 1 著者 所属（和/英）	近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University
第 2 著者 氏名（和/英）	堺 芳信 / Yoshinobu Sakai
第 2 著者 所属（和/英）	近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University
第 3 著者 氏名（和/英）	高橋 博宣 / Hironori Takahashi
第 3 著者 所属（和/英）	近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University
発表年月日	2001/1/5
資料番号	VLD2000-122,CPSY2000-77
巻番号（vol）	vol.100
号番号（no）	534
ページ範囲	pp.-
ページ数	8
発行日