| 講演名 | 1999/4/16 スイッチ多重化べースライン網の耐故障設計と性能解析 小寺 崇, 上浦 尚武, 畑 豊, 松井 伸之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本文では, 多段相互接続網(Multistage Interconnection Network:MIN)の一つであるべースライン網の耐故障設計法とその性能解析について述べる. 本方法では, スイッチ段数nのべースライン網に対し, 第1段と第n段のスイッチを多重化するとともに, 第2段と第(n-1)段にそれぞれ4入力2出力および2入力4出力のスイッチを用いる. これにより, 任意のターミナル間に経路が複数確保されるので, 耐故障性および性能が向上する. 本方法と従来法のMINを比較した結果, 本方法は最大でも1.34T倍程度となる比較的少ないハードウェア増加で故障時および非故障時のスループットを向上できることが示される. |
| 抄録(英) | In this paper, we discuss the fault tolerant design and performance analysis of baseline network proposed as one of MINs (Multistage Interconnection Networks). For the network with n stages, we duplicate switches located at the first stage and n-th stage, and employ four-input two-output switches and two-input four-output ones to the second and (n-1)-th stages respectively. Then four paths are activated in the network and hence its fault tolerance and performance are enhanced. The comparison between our network and previously known ELMIN shows that the former is always superior in throughput to the latter and the former requires at most 1.34 times larger overheads with respect to hardware than the latter. |
| キーワード(和) | 多段相互接続網 / べースライン網 / 故障耐性 / 多重化 / 経路 |
| キーワード(英) | MIN / baseline network / fault tolerance / duplicate / path |
| 資料番号 | CPSY99-16 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1999/4/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スイッチ多重化べースライン網の耐故障設計と性能解析 |
| サブタイトル（和） | |
| タイトル（英） | Fault Tolerant Design and Performance Analysis of Baseline Network with Duplicate Switches |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多段相互接続網 / MIN |
| キーワード(2)（和/英） | べースライン網 / baseline network |
| キーワード(3)（和/英） | 故障耐性 / fault tolerance |
| キーワード(4)（和/英） | 多重化 / duplicate |
| キーワード(5)（和/英） | 経路 / path |
| 第 1 著者 氏名（和/英） | 小寺 崇 / Takashi KODERA |
| 第 1 著者 所属（和/英） | 姫路工業大学工学部 Department of Computer Engineering, Himeji Institute of Technology |
| 第 2 著者 氏名（和/英） | 上浦 尚武 / Naotake KAMIURA |
| 第 2 著者 所属（和/英） | 姫路工業大学工学部 Department of Computer Engineering, Himeji Institute of Technology |
| 第 3 著者 氏名（和/英） | 畑 豊 / Yutaka HATA |
| 第 3 著者 所属（和/英） | 姫路工業大学工学部 Department of Computer Engineering, Himeji Institute of Technology |
| 第 4 著者 氏名（和/英） | 松井 伸之 / Nobuyuki MATSUI |
| 第 4 著者 所属（和/英） | 姫路工業大学工学部 Department of Computer Engineering, Himeji Institute of Technology |
| 発表年月日 | 1999/4/16 |
| 資料番号 | CPSY99-16 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 6 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |