| 講演名 | 1998/10/15 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価 井上 弘士, 石原 亨, 村上 和彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 我々は, 高性能/低消費エネルギー化を実現するキャッシュ方式として, ウェイ予測セット・アソシアティブ・キャッシュ(以下, ウェイ予測型キャッシュ)を提案している.通常のセット・アソシアディブ・キャッシュでは複数ウェイが存在するため, キャッシュ・コンフリクトの回避による高ヒット率を達成できる.しかしながら, タグ比較結果に基づいてウェイ選択を行う必要があり, キャッシュ・アクセス時間が長くなる.これに対し, ウェイ予測型キャッシュでは, タグ比較とは独立して投機的にウェイ選択を行う.そのため, 1)ダイレクト・マップ方式における高速アクセス, 2)セット・アソシアティブ方式における高ヒット率, といった相反する要求を同時に満足する事ができる.本稿では, ウェイ予測型キャッシュの詳細な性能評価を行い, その有効性を明らかにする.複数ベンチマークを用いた定量的評価を行った結果, ウェイ予測型キャッシュは従来型セット・アソシアティブ・キャッシュと比較して, キャッシュ・ミス率は同一であるにも関わらず約20%の性能向上を達成した. |
| 抄録(英) | We have proposed a novel cache architecture for performance/energy efficiency, called"way-predictable set-associative cache(or way-predictable cache)". In general, conventional set-associative caches have several ways, and a only way is selected based on the result of tag comparisons. This process makes the cache access time longer. On the other hand, the way-predictable cache predicts a way having a data which will be referenced by the processor before tag comparisons. So, access speed of the way-predictable cache is faster than that of conventional set-associative caches due to the specurative way-selection. The way-predictable cache can achieve fast access just like direct-mapped caches, at the same time, higher hit rate is maintained due to set-associative method. We have quantitatively evaluated the way-predictable cache with many benchmarks. As the results, it is observed that the performance improvement achieved by an way-predictable cache is about 20%, compared to a conventional set-associative cache. |
| キーワード(和) | 高性能 / キャッシュ / 投機実行 / 予測 / ウェイ |
| キーワード(英) | high performance / cache / speculation / prediction / way |
| 資料番号 | DSP98-94, ICD98-181, CPSY98-96 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1998/10/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価 |
| サブタイトル（和） | |
| タイトル（英） | A High-Performance Set-Associative Cache Architecture with Speculative Way-Selection |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高性能 / high performance |
| キーワード(2)（和/英） | キャッシュ / cache |
| キーワード(3)（和/英） | 投機実行 / speculation |
| キーワード(4)（和/英） | 予測 / prediction |
| キーワード(5)（和/英） | ウェイ / way |
| 第 1 著者 氏名（和/英） | 井上 弘士 / Koji Inoue |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻:(株)アプリオリ・マイクロシステムズ Department of Computer Science and Communication Engineering, Kyushu University:A Priori Microsystems, Inc. |
| 第 2 著者 氏名（和/英） | 石原 亨 / Tohru Ishihara |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻ズ Department of Computer Science and Communication Engineering, Kyushu University |
| 第 3 著者 氏名（和/英） | 村上 和彰 / Kazuaki Murakami |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻:(株)アプリオリ・マイクロシステムズ Department of Computer Science and Communication Engineering, Kyushu University:A Priori Microsystems, Inc. |
| 発表年月日 | 1998/10/15 |
| 資料番号 | DSP98-94, ICD98-181, CPSY98-96 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 322 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |