| 講演名 | 1998/9/21 Self-Timed Implementation of Boolean Functions Saarepera Mart, 米田 友洋, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 非同期式回路はクロックを持たないため, 演算結果の終了を特別な方法を用いて示す必要がある.あるクラスの非同期式回路は, そのような演算完了をその演算回路自身が出力する.本稿では, このようなクラスの非同期式組み合せ回路の実現方法について検討する.従来, このような回路を実現するためには, 内部の安定性を検査する付加回路が必要であった.このような付加回路は, 回路を複雑にし, その結果, 動作速度の低下を招く.本稿では, 演算完了を正しく判定できるようなプロトコルを新しく提案し, そのプロトコルを満足する回路が付加回路なしに実現できることを示す. |
| 抄録(英) | Since asynchronous circuits have no clock, the completion of the computation must be notified by using some special ways. There exists a class of asynchronous circuits which generate such completion signals by themselves. These circuits function under a signaling scheme called protocol. In this paper, we discuss how to implement such a class of asynchronous circuits. In the previous works, the implementation of such circuits needs asynchronous automata which make the circuits complicated and slow. In this paper, we propose a new protocol which guarantees that environment can correctly know the completion of the computation, and show that circuits which satisfy the protocol can be implemented without involving asynchronous automata. |
| キーワード(和) | 非同期式組み合わせ回路 / delay-insensitivity / プロトコル |
| キーワード(英) | Asynchronous combinational circuits / delay-insensitivity / protocol |
| 資料番号 | VLD98-43,ICD98-146,CPSY98-80,FTS98-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1998/9/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | Self-Timed Implementation of Boolean Functions |
| サブタイトル（和） | |
| タイトル（英） | Self-Timed Implementation of Boolean Functions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期式組み合わせ回路 / Asynchronous combinational circuits |
| キーワード(2)（和/英） | delay-insensitivity / delay-insensitivity |
| キーワード(3)（和/英） | プロトコル / protocol |
| 第 1 著者 氏名（和/英） | Saarepera Mart / Mart Saarepera |
| 第 1 著者 所属（和/英） | 東京工業大学計算工学専攻 Department of Computer Science Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 米田 友洋 / Tomohiro Yoneda |
| 第 2 著者 所属（和/英） | 東京工業大学計算工学専攻 Department of Computer Science Tokyo Institute of Technology |
| 発表年月日 | 1998/9/21 |
| 資料番号 | VLD98-43,ICD98-146,CPSY98-80,FTS98-70 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 290 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |