| 講演名 | 1995/4/28 電子回路シミュレーションの階層的並列処理手法 前川 仁孝, 高井 峰生, 伊藤 泰樹, 西川 健, 笠原 博徳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では、回路分割と近細粒度並列処理手法を用いる電子回路シミュレーションの階層的並列処理手法について述べる。従来よりマルチプロセッサ上での電子回路シミュレーションでは回路分割手法を用いた並列化がよく行われてきた。しかし、この回路分割法では効率よい並列処理が可能な回路の分割数には限度があり、プロセッサ台数が多い場合にはプロセッサ台数に見合った並列化ができないという問題がある。そこで本論文では、回路分割による粗粒度並列処理と分割回路内を更にステートメントレベルの並列処理を行う近細粒度並列処理を階層的に組み合わせる並列処理手法を提案する。また、本手法の有効性をマルチプロセッサシステムOSCAR上で評価を行った結果について述べる。 |
| 抄録(英) | This paper describes a hierarchical parallel processing scheme of circuit simulation using circuit tearing and near fine grain parallel processing. Parallel processing schemes of a circuit simulation using the circuit tearing has been often employed for circuit simulation systems. However, in the circuit tearing, there is a problem that it is difficult to tear a circuit to the same number of processors when a much processor is getting larger. Then, this paper proposes a hierarchical parallel processing scheme, which combines coarse grain parallel processing using circuit tearing and near fine grain processing inside the torn circuit. Also, performance of the proposed scheme is evaluated on a multiprocessor system OSCAR. |
| キーワード(和) | 電子回路シミュレーション / 回路分割 / 階層的並列処理 / スタティックスケジューリング / ループフリーコード |
| キーワード(英) | Circuit Simulation / Circuit Tearing / Hirarchical Parallel Processing / Static Scheduling / Loop Free Code |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1995/4/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電子回路シミュレーションの階層的並列処理手法 |
| サブタイトル（和） | |
| タイトル（英） | A Hierarchical Parallel Processing Scheme of Circuit Simulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電子回路シミュレーション / Circuit Simulation |
| キーワード(2)（和/英） | 回路分割 / Circuit Tearing |
| キーワード(3)（和/英） | 階層的並列処理 / Hirarchical Parallel Processing |
| キーワード(4)（和/英） | スタティックスケジューリング / Static Scheduling |
| キーワード(5)（和/英） | ループフリーコード / Loop Free Code |
| 第 1 著者 氏名（和/英） | 前川 仁孝 / Y. Maekawa |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部 School of Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 高井 峰生 / M. Takai |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部 School of Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 伊藤 泰樹 / T. Itoh |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部 School of Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 西川 健 / T. Nishikawa |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部 School of Science and Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 笠原 博徳 / H. Kasahara |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部 School of Science and Engineering, Waseda University |
| 発表年月日 | 1995/4/28 |
| 資料番号 | |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 21 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |