| 講演名 | 1995/4/28 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング 井上 弘士, 中垣 憲一, 大内 正英, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 再構成可能なFPGAを利用した上級コース向き教育用RISC型マイクロプロセッサDLX-FPGAに浮動小数点/整数乗算器,および浮動小数点/整数除算器を追加し,フルセット版DLX-FPGAを開発した.さらに,複数FPGA間の配線を短期間で変更できるプリント基板を利用して,そのラピッドシステムプロトタイピングを行った.本稿では,フルセット版DLX-FPGAの設計仕様を述べ,回路図入力およびハードウェア記述言語による設計例を示す.また,複数FPGAによるラピッドシステムプロトタイピング環境,ならびに,その実装事例について報告する. |
| 抄録(英) | We developed the DLX-FPGA which installed the FP/integer multiply unit and the FP/integer divider unit. The DLX-FPGA is an educational microprocessor utilizing reconfigurable FPGAs which aimed at the advanced computer architecture and system design education. Furthermore, we performed the rapid system prototyping of the DLX-FPGA using a print, circuit, board which can be reconfigured its connections in short period. In this paper, we describe the specification of the DLX-FPGA, and its experimental designs using schematic editor or hardware description language as their design entries. We also describe an environment of rapid system prototyping using multiple FPGAs and the instance of its implementation. |
| キーワード(和) | ラピッドシステムプロトタイピング / マイクロプロセッサ / FPGA / ハードウェア記述言語 |
| キーワード(英) | rapid system prototyping / microprocessor / FPGA / hardware description language |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1995/4/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング |
| サブタイトル（和） | |
| タイトル（英） | Design and Rapid System Prototyping of the Educational RISC Microprocessor DLX-FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ラピッドシステムプロトタイピング / rapid system prototyping |
| キーワード(2)（和/英） | マイクロプロセッサ / microprocessor |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | ハードウェア記述言語 / hardware description language |
| 第 1 著者 氏名（和/英） | 井上 弘士 / Kouji Inoue |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 Department of Artificial Intelligence, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 中垣 憲一 / Kenichi Nakagaki |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 Department of Artificial Intelligence, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 大内 正英 / Masahide Ouchi |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 Department of Artificial Intelligence, Kyushu Institute of Technology |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro Kuga |
| 第 4 著者 所属（和/英） | 九州工業大学マイクロ化総合技術センター Center for Microelectronic Systems, Kyushu Institute of Technology |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori Sueyoshi |
| 第 5 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 Department of Artificial Intelligence, Kyushu Institute of Technology |
| 発表年月日 | 1995/4/28 |
| 資料番号 | |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 21 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |