講演名 1995/4/28
超並列ビジョンチップアーキテクチャ
小室 孝, 鈴木 伸介, 石川 正俊,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 我々は光センサと1対1に対応した汎用のプロセッシングエレメント(PE)を採用し,プログラマブルに処理を実行できる新しい並列ビジョンチップのアーキテクチャを設計し,評価を行なった.シンプルな構造を目指した結果,このアーキテクチャに基づくビジョンチップは1PEあたり700トランジスタというコンパクトな回路で構成され,視覚フィードバックに必要な1000frame/sのオーダーでさまざまな初期視覚処理を行なうことができることがシミュレーションによって示された.
抄録(英) A new architecture for programmable parallel processing vision chip which has general purpose processing elements (PEs) with photo detectors has been designed and evaluated. As a result of simplifying its structure it is shown by simulation that the visionchip based on our architecture consists of only 700 transistors per each PE and can implement various early visual processing algorithms at the sampling rate of 1000frames/s.
キーワード(和) ビジョンチップ / 並列処理 / 初期視覚処理 / VLSI
キーワード(英) vision chip / parallel processing / early visual processing / VLSI
資料番号
発行日

研究会情報
研究会 CPSY
開催期間 1995/4/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) 超並列ビジョンチップアーキテクチャ
サブタイトル(和)
タイトル(英) Architecture for massively parallel processing vision chip
サブタイトル(和)
キーワード(1)(和/英) ビジョンチップ / vision chip
キーワード(2)(和/英) 並列処理 / parallel processing
キーワード(3)(和/英) 初期視覚処理 / early visual processing
キーワード(4)(和/英) VLSI / VLSI
第 1 著者 氏名(和/英) 小室 孝 / Takashi Komuro
第 1 著者 所属(和/英) 東京大学工学部計数工学科
Department of Mathematical Engineering and Information Physics, Faculty of Engineering, University of Tokyo
第 2 著者 氏名(和/英) 鈴木 伸介 / Shinsuke Suzuki
第 2 著者 所属(和/英) 東京大学工学部計数工学科
Department of Mathematical Engineering and Information Physics, Faculty of Engineering, University of Tokyo
第 3 著者 氏名(和/英) 石川 正俊 / Masatoshi Ishikawa
第 3 著者 所属(和/英) 東京大学工学部計数工学科
Department of Mathematical Engineering and Information Physics, Faculty of Engineering, University of Tokyo
発表年月日 1995/4/28
資料番号
巻番号(vol) vol.95
号番号(no) 21
ページ範囲 pp.-
ページ数 7
発行日