講演名 1995/4/28
オンチップマルチプロセッサのキャッシュメモリの検討
寺澤 卓也, 井上 敬介, 黒澤 飛斗矢, 天野 英晴,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) デバイス技術、実装技術の発展にともない、将来のバス結合型マルチプロセッサは1チップ上に実装されると考えられる。本稿では、このような実装形態に適したスヌープキャッシュについて述べる。このキャッシュではownershipの強化と複数プロトコルのサポート、同期機構の内蔵により、コストの高い共有メモリアクセスをできる限り低減している。命令レベルシミュレーションによる評価では、提案したキャッシュプロトコルは従来のプロトコルに比較して高い性能を示すことが確認された。また、より詳しい評価を行なうために実装を行なっているプロトタイプマシンATTEMPT-1についても述べる。
抄録(英) Considering recent improvement of VLSI technology, bus-connected multiprocessors will be implemented on a single chip within several years. In this paper, we propose a snoop cache system for this on-chip multiprocessor. It supports an enhanced ownership mechanism and two types of cache coherency protocols for minimizing off-chip data transfer. It also includes mechanisms for synchronization without off-chip communications. Instruction level simulations demonstrate that our cache achieves higher performance than existing cache memories. We also describe on a prototype machine ATTEMPT-1 which will be used for detailed evaluation of the protocol.
キーワード(和) マルチプロセッサチップ / スヌープキャッシュプロトコル / 命令レベルシミュレータ
キーワード(英) Multiprocessor Chip / Snoop Cache Protocol / Instruction Level Simulator
資料番号
発行日

研究会情報
研究会 CPSY
開催期間 1995/4/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) オンチップマルチプロセッサのキャッシュメモリの検討
サブタイトル(和)
タイトル(英) A Cache Memory System for On-chip Multiprocessor
サブタイトル(和)
キーワード(1)(和/英) マルチプロセッサチップ / Multiprocessor Chip
キーワード(2)(和/英) スヌープキャッシュプロトコル / Snoop Cache Protocol
キーワード(3)(和/英) 命令レベルシミュレータ / Instruction Level Simulator
第 1 著者 氏名(和/英) 寺澤 卓也 / T. Terasawa
第 1 著者 所属(和/英) 東京工科大学情報通信工学科
Tokyo Engineering University
第 2 著者 氏名(和/英) 井上 敬介 / K. Inoue
第 2 著者 所属(和/英) 慶應義塾大学理工学部
Keio University
第 3 著者 氏名(和/英) 黒澤 飛斗矢 / H. Kurosawa
第 3 著者 所属(和/英) 慶應義塾大学理工学部
Keio University
第 4 著者 氏名(和/英) 天野 英晴 / H. Amano
第 4 著者 所属(和/英) 慶應義塾大学理工学部
Keio University
発表年月日 1995/4/28
資料番号
巻番号(vol) vol.95
号番号(no) 21
ページ範囲 pp.-
ページ数 8
発行日