講演名 1995/4/27
自動しきい値調整機能を用いたクロック制御ニューロンMOS論理回路
小谷 光司, 柴田 直, 今井 誠, 大見 忠弘,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 新しいクロック制御νMOS論理回路形式を開発した。自動閾値調整機能により,ノイズマージンと回路の信頼性が飛躍的に向上した。さらに,クロック制御のフローティングゲートスイッチ操作により,フローティングゲートレベルでの信号の減算という新しい機能を実現した。センスアンプを用いたνMOS論理回路形式により,回路の消費電力を低減することができた。
抄録(英) A new clocked circuit scheme has been developed for Neuron MOS (νMOS) logic circuits, resulting in significantly enhanced noise margins by an auto-threshold-adjustment capability. In addition, the functionality of a νMOS gate is further enhanced by the gate-level data subtraction. Low-power operation is achieved by the logic decision using a sense-amplifier in the architecture of the pipelined νMOS logic-gate.
キーワード(和) ニューロンMOSトランジスタ / 論理回路 / クロック制御 / センスアンプ
キーワード(英) neuron-MOS transistor / logic circuit / Clock signal / sense amplifier
資料番号
発行日

研究会情報
研究会 CPSY
開催期間 1995/4/27(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) 自動しきい値調整機能を用いたクロック制御ニューロンMOS論理回路
サブタイトル(和)
タイトル(英) Clocked-Neuron-MOS Logic Circuits Employing Auto-Threshold-Adjustment
サブタイトル(和)
キーワード(1)(和/英) ニューロンMOSトランジスタ / neuron-MOS transistor
キーワード(2)(和/英) 論理回路 / logic circuit
キーワード(3)(和/英) クロック制御 / Clock signal
キーワード(4)(和/英) センスアンプ / sense amplifier
第 1 著者 氏名(和/英) 小谷 光司 / K. Kotani
第 1 著者 所属(和/英) 東北大学工学部電子工学科:東北大学電気通信研究所付属超高密度・高速知能実験施設
Department of Electronics, Tohoku University:Laboratory for Electronic Intelligent Systems, Research Institute of Electrical Communication, Tohoku University
第 2 著者 氏名(和/英) 柴田 直 / T. Shibata
第 2 著者 所属(和/英) 東北大学工学部電子工学科
Department of Electronics, Tohoku University
第 3 著者 氏名(和/英) 今井 誠 / M. Imai
第 3 著者 所属(和/英) 東北大学工学部電子工学科
Department of Electronics, Tohoku University
第 4 著者 氏名(和/英) 大見 忠弘 / T. Ohmi
第 4 著者 所属(和/英) 東北大学工学部電子工学科
Department of Electronics, Tohoku University
発表年月日 1995/4/27
資料番号
巻番号(vol) vol.95
号番号(no) 20
ページ範囲 pp.-
ページ数 8
発行日