| 講演名 | 1995/4/27 1.5Vソース結合形電流モード多値集積回路とその高速パイプライン乗算器への応用 羽生 貴弘, 望月 明, 亀山 充隆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | サブミクロンVLSIシステムでは、配線問題の解決と共に、高信頼性や低消費電力性の観点から電源電圧の低減が重要な課題である。多値集積回路は、配線問題を本質的に解決する有力な一手法であるが、低電圧化を考慮した回路構成方法についてはほとんど議論されていなかった。本稿では、2線相補信号で並列駆動させるソース結合形回路が高い電流駆動能力を有することに着目し、低電圧時においても高速に動作するソース結合形電流モード多値集積回路を提案する。本回路方式に基づく2進SD数加算器は、2値CMOS回路による構成と比較した結果、1.3倍の高速化が達成されている。さらに大規模な算術演算システムへの応用において、低消費電力の観点からパイプライン化が有効となるため、これを2値CMOS回路のダイナミック記憶方式を活用し回路規模を大きくすることなく実現できる。一例として、パイプライン乗算器を構成した場合、1.5V電源電圧の下で、2値回路に基づく構成より1.4倍の高速化が達成されることを明らかにしている。 |
| 抄録(英) | This paper presents the design of a multiple-valued current-mode(MVCM) logic circuit with a low supply voltage for high-speed arithmetic systems at low power dissipation. A dual-rail source-coupled logic circuit is used as a basic component to make a signal-voltage swing small with keeping a large driving capability. Moreover, the pipeline architecture is suitable for efficiently employing the proposed MVCM logic circuits in high-speed arithmetic operations. The latched source-coupled logic circuits for the pipeline architecture can be simply designed by inserting two CMOS pass transistors at the gates of the source-coupled transistors. As a result, the operating speed of a 54-bit pipelined multiplier using the proposed MVCM logic circuits is evaluated to be 1.4 times faster than that of the corresponding binary implementation under the same power dissipation and the supply voltage of 1.5V. |
| キーワード(和) | 電流モード多値集積回路 / スレショルドディテクタ / 2線相補信号 / ソース結合形回路 / Signed-Digit数加算器 / パイプライン乗算器 |
| キーワード(英) | current-mode multiple-valued integrated circuit / threshold detector / dual-rail complementary signal / source-coupled circuit / signed-digit adder / pipelined multiplier |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1995/4/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 1.5Vソース結合形電流モード多値集積回路とその高速パイプライン乗算器への応用 |
| サブタイトル（和） | |
| タイトル（英） | 1.5-V Source-Coupled Current-Mode Multiple-Valued Integrated Circuits and Its Application to a High-Speed Pipelined Multiplier |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電流モード多値集積回路 / current-mode multiple-valued integrated circuit |
| キーワード(2)（和/英） | スレショルドディテクタ / threshold detector |
| キーワード(3)（和/英） | 2線相補信号 / dual-rail complementary signal |
| キーワード(4)（和/英） | ソース結合形回路 / source-coupled circuit |
| キーワード(5)（和/英） | Signed-Digit数加算器 / signed-digit adder |
| キーワード(6)（和/英） | パイプライン乗算器 / pipelined multiplier |
| 第 1 著者 氏名（和/英） | 羽生 貴弘 / Takahiro Hanyu |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 望月 明 / Akira Mochizuki |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 亀山 充隆 / Michitaka Kameyama |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 1995/4/27 |
| 資料番号 | |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 20 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |