講演名 | 1993/4/23 12ビット200kFLIPSのファジー推論プロセッサ 新田 泰彦, 中村 和夫, 坂下 徳美, 下邨 研一, 大野 多喜夫, 江口 剛治, 徳田 健, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 12ビットのビット幅で200kFLIPS(Fuzzy Logical Inferences Per Second)の推論速度をもつファジー推論プロセッサを開発した。本プロセッサでは、並列処理ではなく逐次処理方式を採用した。推論速度を上げるためにadd,divideアルゴリズムの改良、前件部処理と後件部処理のパイプライン化を行なった。また、ルール命令や専用回路であるメンバーシップ関数発生器を設け処理を高速化した。さらに、推論結果の信頼性を評価するために分散の計算を行なうようにした。本プロセッサは、1μmC MOSプロセスを用いて68kトランジスタが7.5mmx6.7mmに集積され、電源5Vでクロック周波数 20MHzで動作する。 |
抄録(英) | A fuzzy inference processor which performs fuzzy inference with 12-bit resolution input at 200k-FLIPS has been developed.To keep the cost performance,processor type hardware is employed.Dedicated membership function generators,rule-instructions and improved add, divide algorithm are adopted to attain the performance.Antecedent processing and consequent processing are pipelined by the improved add/divide algorithm.As a result,total inference time is reduced. Furthermore by adding a mechanism to calculate the variance,it is enabled to evaluate the inference reliability.The chip,fabricated by 1μm CMOS technology,contains 86k transistors in a 7.5mmx6.7mm d ie size.The chip operates at more than 20MHz clock frequency at 5V. |
キーワード(和) | ファジー推論 / ルール命令 / メンバーシップ関数発生器 / odd/ivideアルゴリズム |
キーワード(英) | fuzzy inference / rule instruction / membership function generator / odd/ivide algorithm |
資料番号 | CPSY93-9,FTS93-9,ICD93-9 |
発行日 |
研究会情報 | |
研究会 | CPSY |
---|---|
開催期間 | 1993/4/23(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Computer Systems (CPSY) |
---|---|
本文の言語 | JPN |
タイトル(和) | 12ビット200kFLIPSのファジー推論プロセッサ |
サブタイトル(和) | |
タイトル(英) | A 12-bit Resolution 200k FLIPS Fuzzy Interence Processor |
サブタイトル(和) | |
キーワード(1)(和/英) | ファジー推論 / fuzzy inference |
キーワード(2)(和/英) | ルール命令 / rule instruction |
キーワード(3)(和/英) | メンバーシップ関数発生器 / membership function generator |
キーワード(4)(和/英) | odd/ivideアルゴリズム / odd/ivide algorithm |
第 1 著者 氏名(和/英) | 新田 泰彦 / Yasuhiko Nita |
第 1 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
第 2 著者 氏名(和/英) | 中村 和夫 / Kazuo Nakamura |
第 2 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
第 3 著者 氏名(和/英) | 坂下 徳美 / Narumi Sakashita |
第 3 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
第 4 著者 氏名(和/英) | 下邨 研一 / Ken-ichi Shimomura |
第 4 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
第 5 著者 氏名(和/英) | 大野 多喜夫 / Takio Ohno |
第 5 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
第 6 著者 氏名(和/英) | 江口 剛治 / Kouji Eguchi |
第 6 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
第 7 著者 氏名(和/英) | 徳田 健 / Takeshi Tokuda |
第 7 著者 所属(和/英) | 三菱電機LSI研究所 LSI Laboratory,Mitsubishi Electric Corporation |
発表年月日 | 1993/4/23 |
資料番号 | CPSY93-9,FTS93-9,ICD93-9 |
巻番号(vol) | vol.93 |
号番号(no) | 16 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |