講演名 1993/4/23
A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
斎藤 祐一, 島津 之彦, 小林 聡一, 清水 徹, 松尾 雅仁, 大塚 亮, 白井 健治, 村田 裕, 西脇 義哲, 藤岡 勲, 鍋田 芳則, 金元 秀博, 平岡 精一, 鈴木 寿明, 日向 純一, 下間 芳樹,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 171万個のトランジスタを内蔵した中小型コンピュータシステム用のフルカスタムLSIであるCPUチップを開発した。CPUチップは0.8μmルールCMOS2層アルミ2層ポリシリコンプロセスで製造され、16Kバイトのキャッシュと192エントリのTLBを内蔵している。動作周波数は40MHzである。メモリセルは第2層ポリシリコンで形成される高低抗負荷を用いた疑似スタティックRAMで、メモリセルサイズは77μm^2である。キャッシュは半クロックでアクセスすることが可能で、また、新規なテスト手法により高速にテストできる。複雑な命令を高速に処理するため、複数の演算器と大規模な水平型マイクロプログラム方式を採用した。
抄録(英) A 1.71M-transistor CISC CPU chip using a 0.8μm CMOS double-polys ilicon double-metal technology contains 16kB cache and 192-entry TLB.It operates at 40MHz.The cache and TLB that employs a 77μm^2 S RAM using load registors formed by the 2nd polysilicon are accessed in a half clock cycle and are able to test an entire bit at an 8B per clock rate utilizing a new test strategy.The maximum parallelism in a complexed instruction execution has been realized by a large horizontal micro-program with two 32b ALU.
キーワード(和) CMOS / マイクロプロセッサ / キャッシュ / テスト回路 / CISC
キーワード(英) CMOS / Microprocessor / Cache / Test circuit / CISC
資料番号 CPSY93-5,FTS93-5,ICD93-5
発行日

研究会情報
研究会 CPSY
開催期間 1993/4/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
サブタイトル(和)
タイトル(英) A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
サブタイトル(和)
キーワード(1)(和/英) CMOS / CMOS
キーワード(2)(和/英) マイクロプロセッサ / Microprocessor
キーワード(3)(和/英) キャッシュ / Cache
キーワード(4)(和/英) テスト回路 / Test circuit
キーワード(5)(和/英) CISC / CISC
第 1 著者 氏名(和/英) 斎藤 祐一 / Yuichi Saito
第 1 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 2 著者 氏名(和/英) 島津 之彦 / Yukihiko Shimazu
第 2 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 3 著者 氏名(和/英) 小林 聡一 / Soichi Kobayashi
第 3 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 4 著者 氏名(和/英) 清水 徹 / Toru Shimizu
第 4 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 5 著者 氏名(和/英) 松尾 雅仁 / Masahito Matsuo
第 5 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 6 著者 氏名(和/英) 大塚 亮 / Akira Ohtsuka
第 6 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 7 著者 氏名(和/英) 白井 健治 / Kenji Shirai
第 7 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory,MITSUBISHI Electric Corporation
第 8 著者 氏名(和/英) 村田 裕 / Hiroshi Murata
第 8 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory,MITSUBISHI Electric Corporation
第 9 著者 氏名(和/英) 西脇 義哲 / Yoshitetsu Nishiwaki
第 9 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory,MITSUBISHI Electric Corporation
第 10 著者 氏名(和/英) 藤岡 勲 / Isao Fujioka
第 10 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory,MITSUBISHI Electric Corporation
第 11 著者 氏名(和/英) 鍋田 芳則 / Yoshinori Nabeta
第 11 著者 所属(和/英) 三菱電機コンピュータ製作所
Computer Works,MITSUBISHI Electric Corporation
第 12 著者 氏名(和/英) 金元 秀博 / Hidehiro Kanamoto
第 12 著者 所属(和/英) 三菱電機コンピュータ製作所
Computer Works,MITSUBISHI Electric Corporation
第 13 著者 氏名(和/英) 平岡 精一 / Seiichi Hiraoka
第 13 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory,MITSUBISHI Electric Corporation
第 14 著者 氏名(和/英) 鈴木 寿明 / Toshiaki Suzuki
第 14 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory,MITSUBISHI Electric Corporation
第 15 著者 氏名(和/英) 日向 純一 / Junichi Hinata
第 15 著者 所属(和/英) 三菱電機LSI研究所
LSI Laboratory,MITSUBISHI Electric Corporation
第 16 著者 氏名(和/英) 下間 芳樹 / Yoshiki Shimotsuma
第 16 著者 所属(和/英) 三菱電機情報電子研究所
Computer & Information Systems laboratory MITSUBISHI Electric Corporation
発表年月日 1993/4/23
資料番号 CPSY93-5,FTS93-5,ICD93-5
巻番号(vol) vol.93
号番号(no) 16
ページ範囲 pp.-
ページ数 7
発行日