講演名 1996/10/31
BISC型多目的プロセッサ
山下 幸彦,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では, BISC(Bus Instruction Set Computer)と呼ぶマイクロプロセッサの新しいアーキテクチャを提案する. これは, 命令を本質的にプロセッサの内部バスによるレジスタ間のデータ移動だけに限るものである. 例えば, ロード, ストア命令なども存在しない. 従って, BISC型プロセッサでは命令のデコードが極めて簡単になるため, パイプライン処理の必要がなく, 各部が独立性をもって動作することが可能なためプロセッサの構造が簡単になる. また, 機能の追加変更に対して, 命令セットの変更が不要なため, 容易に様々な機能を追加することができる. 従って, 画像処理などの様々な目的に適したプロセッサを設計することができる.
抄録(英) In this paper, we propose a new architecture of a microprocessor called BISC(Bus Instruction Set Computer). This type of processor has only instructions for the transfer of data in registers by an internal bus. For example, it does not have Load or Store command. Therefore, since it's decoding of instructions is very simple, it does not need a pipeline process, and each part of the processor is highly independent to another part, it's structure is very simple. Furthermore, when we add functions to the processor, we dose not need to change the instruction set or the main structure of the processor. Therefore, for image processing, coding, etc., we can construct a processor which is suitable to such many purposes.
キーワード(和) マイクロプロセッサ / アーキテクチャ / CISC / RISC / BISC
キーワード(英) microprocessor / architecture / CISC / RISC / BISC
資料番号 CPSY96-70
発行日

研究会情報
研究会 CPSY
開催期間 1996/10/31(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) BISC型多目的プロセッサ
サブタイトル(和)
タイトル(英) A New Architecture of Multi-Purpose Microprocessor -Bus Instruction Set Computer(BISC)-
サブタイトル(和)
キーワード(1)(和/英) マイクロプロセッサ / microprocessor
キーワード(2)(和/英) アーキテクチャ / architecture
キーワード(3)(和/英) CISC / CISC
キーワード(4)(和/英) RISC / RISC
キーワード(5)(和/英) BISC / BISC
第 1 著者 氏名(和/英) 山下 幸彦 / Yukihiko Yamashita
第 1 著者 所属(和/英) 東京工業大学・工学部・開発システム工学科
Department of International Development Engineering Faculty of Engineering Tokyo Institute of Technology
発表年月日 1996/10/31
資料番号 CPSY96-70
巻番号(vol) vol.96
号番号(no) 342
ページ範囲 pp.-
ページ数 6
発行日