| 講演名 | 1997/8/19 超並列計算機BWC-1相互結合網ルータの実現 横田 隆史, 松岡 浩司, 岡本 一晃, 廣野 英雄, 坂井 修一, 多昌 廣治, 清水 敏行, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 超並列計算機RWC-1に用いられている相互結合網ルータの実装について報告する。ルータは、RWC-1向けに新しく提案した相互結合網hMDCE(hierarchical Multidimensional Directed Cycles Ensemble)を実現するものであると同時に、分割実装のための制御方式PCPS(Pre-Calculated Packet Switch), 無調整高速送受信回路、仮想制御チャネル(VCC)など、RWC-1実現にあたって提案した新しい方式・機能を取り込んでいる。ルータは0.7μm BiCMOSゲートアレイで設計試作され、十分な性能が得られることが確認されている。 |
| 抄録(英) | This paper describes implementation of a VLSI router chip for the massively parallel computer RWC-1. The router supports hMDCE (hiearchical Multidimensional Directed Cycles Ensemble) network that is proposed for the RWC-1 interconnection network. The chip also employs many novel functions such as PCPS (Pre-Calculated Packet Switch) that enables the router to be divided into identical portions, virtual control channel (VCC) for sharing control path with packet data, and high-throughput tranceiver/receiver circuits that enables automatic timing adjustment. The router chip has been designed and fabricated in a 0.7μm BiCMOS gate-array technology. The chip achieves satisfactory performance. |
| キーワード(和) | 超並列計算機 / マルチスレッドアーキテクチャ / 相互結合網 / 環状結合網 / ルータ |
| キーワード(英) | massively parallel computers / multithreaded architecture / interconnection networks / cyclic networks / network routers |
| 資料番号 | CPSY97-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 1997/8/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超並列計算機BWC-1相互結合網ルータの実現 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of a Router Chip for the Massively Parallel Computer RWC-1 |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 超並列計算機 / massively parallel computers |
| キーワード(2)（和/英） | マルチスレッドアーキテクチャ / multithreaded architecture |
| キーワード(3)（和/英） | 相互結合網 / interconnection networks |
| キーワード(4)（和/英） | 環状結合網 / cyclic networks |
| キーワード(5)（和/英） | ルータ / network routers |
| 第 1 著者 氏名（和/英） | 横田 隆史 / Takashi Yokota |
| 第 1 著者 所属（和/英） | 三菱電機(株)先端技術総合研究所 Mitsubishi Electric Corp., Advanced Technology R&D Center |
| 第 2 著者 氏名（和/英） | 松岡 浩司 / Hiroshi Matsuoka |
| 第 2 著者 所属（和/英） | 技術研究組合新情報処理開発機構 Real World Computing Partnership |
| 第 3 著者 氏名（和/英） | 岡本 一晃 / Kazuaki Okamoto |
| 第 3 著者 所属（和/英） | 技術研究組合新情報処理開発機構 Real World Computing Partnership |
| 第 4 著者 氏名（和/英） | 廣野 英雄 / Hideo Hirono |
| 第 4 著者 所属（和/英） | 技術研究組合新情報処理開発機構 Real World Computing Partnership |
| 第 5 著者 氏名（和/英） | 坂井 修一 / Shuichi Sakai |
| 第 5 著者 所属（和/英） | 筑波大学電子・情報工学系 University of Tsukuba |
| 第 6 著者 氏名（和/英） | 多昌 廣治 / Koji Tasyo |
| 第 6 著者 所属（和/英） | (株)シナジェテック Synerge Tech, Inc. |
| 第 7 著者 氏名（和/英） | 清水 敏行 / Toshiyuki Shimizu |
| 第 7 著者 所属（和/英） | (株)シナジェテック Synerge Tech, Inc. |
| 発表年月日 | 1997/8/19 |
| 資料番号 | CPSY97-48 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 225 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |