講演名 | 2003/10/17 ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 大澤 尚学, 坂本 修, 張山 昌論, 亀山 充隆, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では,FPGAの性能を超える,2次元セルラアレーとビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSI(FPVLSI)を提案する.コントロール/データフローグラフ(CDFG)の構造を直接FPVLSIにマッピングする直接アロケーションにより相互結合網が簡単化する.さらに,セル間接続を4近傍のセルに限定し,1ビットのスイッチブロックを用いることにより,FPGAにおいて問題であった配線ボトルネックを解消する.また,ビットシリアルパイプラインアーキテクチャに基づくセルにより,語長に依存しない高稼働率を達成する.本提案のFPVLSIは典型的な構成のFPGAに比べ,13倍の性能を達成した. |
抄録(英) | This paper presents a field programmable VLSI processor (FPVLSI) based on bit-serial pipeline architecture that reduces complexity of a programmable interconnection network. The direct allocation of a control/data flow graph (CDFG) is employed where only a single node in a CDFG is mapped into a single cell so that the interconnection complexity is greatly reduced. Two-dimensional mesh network and bit-serial pipeline architecture also reduces the complexity of switch blocks. The FPVLSI with 64 cells is designed in a 0.18μm CMOS design rule. The performance of the FPVLSI is evaluated to be 13 times higher than that of the conventional FPGA in a typical application. |
キーワード(和) | FPGA / 2次元メッシュ網 / アロケーション |
キーワード(英) | FPGA / Two-dimensional mesh network / Allocation |
資料番号 | DSP2003-133,ICD2003-131,IE2003-93 |
発行日 |
研究会情報 | |
研究会 | DSP |
---|---|
開催期間 | 2003/10/17(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Digital Signal Processing (DSP) |
---|---|
本文の言語 | JPN |
タイトル(和) | ビットシリアルパイプラインアーキテクチャに基づくフイールドプログラマブルVLSIプロセッサの設計(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) |
サブタイトル(和) | |
タイトル(英) | Design of a Field Programmable VLSI Processor Based on Bit-Serial-Pipeline Architectures |
サブタイトル(和) | |
キーワード(1)(和/英) | FPGA / FPGA |
キーワード(2)(和/英) | 2次元メッシュ網 / Two-dimensional mesh network |
キーワード(3)(和/英) | アロケーション / Allocation |
第 1 著者 氏名(和/英) | 大澤 尚学 / Naotaka OHSAWA |
第 1 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
第 2 著者 氏名(和/英) | 坂本 修 / Osamu SAKAMOTO |
第 2 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
第 3 著者 氏名(和/英) | 張山 昌論 / Masanori HARIYAMA |
第 3 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
第 4 著者 氏名(和/英) | 亀山 充隆 / Michitaka KAMEYAMA |
第 4 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
発表年月日 | 2003/10/17 |
資料番号 | DSP2003-133,ICD2003-131,IE2003-93 |
巻番号(vol) | vol.103 |
号番号(no) | 380 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |