講演名 2003/11/15
送受信側双方にTDL構成を用いたMIMO通信システムの設計と特性解析(アダプティブアンテナ,MIMO及び無線信号処理技術,一般)
谷口 哲樹, ファム フイ・ホアン, チャン スアン・ナム, 唐沢 好男,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本報告では周波数選択性フェージング環境下で効率的な広帯域通信を行うために,送受信双方にTDL構成を用いたMIMO移動通信システムについて検討し,チャネル応答行列が送信双方のアレーで既知の場合の簡便な最大比合成に基づくウェイト設計法を提案する。また,計算機シミュレーションを通して,提案法により設計されたMIMO通信システムは従来の受信側にのみTDLを用いた構成に比べて高いSINR比を実現することや,同一数のウェイトと遅延素子を用いる場合は送受信双方に均等に配分することでより高い性能が得られることなどを示す。
抄録(英) This paper presents a simple method of the maximum SINR (Signal to Interference plus Noise Ratio) design of MIMO (Multiple Input Multiple Output) communication system using TDL (Tapped Delay Line) structure both in transmitter and receiver sides. The performance of MIMO systems using the proposed design approach in investigated through computer simulations, and it is demonstrated that, though it requires high computational cost, the TDL structure brings high ability to mitigate the influence of frequency selective fading, particularly when the duration of the delay profile is long. Moreover, the experimental results show that the equable distribution of the resources (weights and delay units) to both arrays is better choice than the concentration of them to one side of the transmitter or receiver.
キーワード(和) MIMO / 最大比合成 / 周波数選択性フェージング / 時空間処理 / タップ付遅延線
キーワード(英) MIMO / maximum ratio combining / frequency selective fading / spatio-temporal processing / tapped delay line
資料番号 A・P2003-213,RCS2003-219
発行日

研究会情報
研究会 AP
開催期間 2003/11/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Antennas and Propagation (A・P)
本文の言語 ENG
タイトル(和) 送受信側双方にTDL構成を用いたMIMO通信システムの設計と特性解析(アダプティブアンテナ,MIMO及び無線信号処理技術,一般)
サブタイトル(和)
タイトル(英) Design and Performance Analysis of MIMO Communication Systems with Tapped Delay Line Structure in Transmitter and Receiver Sides
サブタイトル(和)
キーワード(1)(和/英) MIMO / MIMO
キーワード(2)(和/英) 最大比合成 / maximum ratio combining
キーワード(3)(和/英) 周波数選択性フェージング / frequency selective fading
キーワード(4)(和/英) 時空間処理 / spatio-temporal processing
キーワード(5)(和/英) タップ付遅延線 / tapped delay line
第 1 著者 氏名(和/英) 谷口 哲樹 / Tetsuki TANIGUCHI
第 1 著者 所属(和/英) 電気通信大学電子工学科
Department of Electronic Engineering, The University of Electro-Communications
第 2 著者 氏名(和/英) ファム フイ・ホアン / Huy Hoang PHAM
第 2 著者 所属(和/英) 電気通信大学電子工学科
Department of Electronic Engineering, The University of Electro-Communication
第 3 著者 氏名(和/英) チャン スアン・ナム / Xuan Nam TRAN
第 3 著者 所属(和/英) 電気通信大学電子工学科
Department of Electronic Engineering, The University of Electro-Communications
第 4 著者 氏名(和/英) 唐沢 好男 / Yoshio KARASAWA
第 4 著者 所属(和/英) 電気通信大学電子工学科
Department of Electronic Engineering, The University of Electro-Communications
発表年月日 2003/11/15
資料番号 A・P2003-213,RCS2003-219
巻番号(vol) vol.103
号番号(no) 458
ページ範囲 pp.-
ページ数 6
発行日