| 講演名 | 2004/5/20 冗長2進数の絶対値計算を用いた整数除算回路(システム設計及び一般) 門脇 俊介, 高木 直史, 高木 一義, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では、非回復型の除算アルゴリズムに基づいた新しい整数除算回路を提案する。各部分剰余を冗長2進数で表し、その絶対値を計算するとともに、その部分剰余の符号も求めていくものである。そこの符号を用いて商の各桁を最上位桁から順に決定していく。nビットの被除数、除数からnビットの商と剰余を0(n)で計算できる。 32ビットの被除数、除数から32ビットの商と剰余を出力する整数除算器として、提案するアルゴリニズムに基づく回路を組合せ回路として実現した。順次桁上げ加算器を用いて実現した非回復型整数除算器と比較すると遅延時間は約65%の減少であった。また、桁上げ先見加算器を用いて実現した非回復型整数除算器と比較すると遅延時間は約25%の減少であった。 |
| 抄録(英) | A new integer divider based on non-restoring division algorithm is proposed. Each partial remainder is expressed with the redundant binary number. While calculating the absolute value, the sign of the partial remainder is also calculated. Each digit of the quotient is determined sequentially from the most significant digit using the sign. It only takes O(n) to calculate n-bit quotient and n-bit remainder from n-bit dividend and n-bit divisor. The combinational circuit based on the proposed algorithm is realized as integer divider which outputs 32-bit quotient and 32-bit remainder from 32-bit dividend and 32-bit divisor. When it is compared with combinational circuit using ripple carry adders, delay decreased about 65%. When combinational circuit based on the proposed algorithm is compared with non-restoring integer divider using carry lookahead adders, delay decreased about 25%. |
| キーワード(和) | 整数除算 / 冗長2進数 / 絶対値計算 |
| キーワード(英) | Integer Division / Redundant Binary Numbers / Absolute Value Computation |
| 資料番号 | VLD2004-3 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/5/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 冗長2進数の絶対値計算を用いた整数除算回路(システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Integer Divider Using Absolute Value Computaticn of Redundant Binary Numbers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 整数除算 / Integer Division |
| キーワード(2)（和/英） | 冗長2進数 / Redundant Binary Numbers |
| キーワード(3)（和/英） | 絶対値計算 / Absolute Value Computation |
| 第 1 著者 氏名（和/英） | 門脇 俊介 / Shunsuke KADOWAKI |
| 第 1 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Department of Information Engineering, Graduate School of Information Science, Nagoya University |
| 第 2 著者 氏名（和/英） | 高木 直史 / Naofumi TAKAGI |
| 第 2 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Department of Information Engineering, Graduate School of Information Science, Nagoya University |
| 第 3 著者 氏名（和/英） | 高木 一義 / Kazuyoshi TAKAGI |
| 第 3 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Department of Information Engineering, Graduate School of Information Science, Nagoya University |
| 発表年月日 | 2004/5/20 |
| 資料番号 | VLD2004-3 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 78 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |