講演名 2004/6/11
クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
松岡 英俊, 本間 克巳, 大塚 育生, 澁谷 利行,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) テクノロジの微細化に伴いLSIの製造歩留りの低下が問題となっている。LSI製造中に発生した微少なゴミに起因する配線間のショートによる製造不良の発生確率の指標としてクリティカルエリアがある。配線を後処理で変更する事で、クリティカルエリアを削減し、歩留りを向上させる再配線手法を開発した。本手法の適用により、クリティカルエリアは最大40.56%減少した。その結果、配線歩留りは2.0~5.8%向上すると見積もられる。実際にLSIを試作し、ほぼ見積もり通りの歩留り向上効果を確認した。
抄録(英) As process technology continues to scale down, the functional yield of LSI becoming more critical issue. Critical area is defined as a metrics of probability offunctional defect caused by the particle contamination. We developed a system reducing critical area by optimizing a routing pattern at post layout. By applying our method, the critical area was reduced up to 40.56% and as the results routing yield was expected to improve around 2.0% to 5.8%. We fabricated LSI and confirmed the improvement ratio of yield is close to ourprediction.
キーワード(和) クリティカルエリア / 歩留り / 配線
キーワード(英) CriticalArea / Yield / Routing
資料番号 CAS2004-19,VLD2004-30,SIP2004-33
発行日

研究会情報
研究会 VLD
開催期間 2004/6/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) クリティカルエリア削減による歩留り向上再配線手法(信号処理,LSI,及び一般)
サブタイトル(和)
タイトル(英) A Critical Area Reducing Re-routing Method for Yield Improving
サブタイトル(和)
キーワード(1)(和/英) クリティカルエリア / CriticalArea
キーワード(2)(和/英) 歩留り / Yield
キーワード(3)(和/英) 配線 / Routing
第 1 著者 氏名(和/英) 松岡 英俊 / Hidetoshi MATSUOKA
第 1 著者 所属(和/英) 富士通研究所(株)
FUJITSU LABOLATORIES LTD.
第 2 著者 氏名(和/英) 本間 克巳 / Katsumi HONMA
第 2 著者 所属(和/英) 富士通研究所(株)
FUJITSU LABOLATORIES LTD.
第 3 著者 氏名(和/英) 大塚 育生 / Ikuo OHTSUKA
第 3 著者 所属(和/英) (株)富士通
FUJITSU LIMITED.
第 4 著者 氏名(和/英) 澁谷 利行 / Toshiyuki SHIBUYA
第 4 著者 所属(和/英) 富士通研究所(株)
FUJITSU LABOLATORIES LTD.
発表年月日 2004/6/11
資料番号 CAS2004-19,VLD2004-30,SIP2004-33
巻番号(vol) vol.104
号番号(no) 117
ページ範囲 pp.-
ページ数 6
発行日