| 講演名 | 2004/6/11 A Power Reduction Technique for an Equalization Circuit Using Adaptive Bitwidth Control , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In this paper, we propose a new technique for a low power equalization circuit using adaptive bitwidth control. It can reduce the amount of necessary calculation to control the bitwidth of the equalization circuit. In the compensation step, estimation in equalizing will be held in the less bitwidth when the error signals are big. On the other hand, detailed calculation will be held in the more bitwidth when error signals are small. We show that our new technique is effective for a low power equalization circuit by experimental simulation while keeping the required calculation accuracy. |
| キーワード(和) | |
| キーワード(英) | Low power / equalization circuit / adaptive bitwidth control |
| 資料番号 | CAS2004-16,VLD2004-27,SIP2004-30 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/6/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Power Reduction Technique for an Equalization Circuit Using Adaptive Bitwidth Control |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Low power |
| 第 1 著者 氏名（和/英） | / Kousuke TARUMI |
| 第 1 著者 所属（和/英） | Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 2004/6/11 |
| 資料番号 | CAS2004-16,VLD2004-27,SIP2004-30 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 117 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |