講演名 | 2004/3/5 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI) 佐々木 悠, 張山 昌論, 亀山 充隆, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では,適応的にSAD(Sum of Absolute Difference)演算のウィンドウサイズを変えることにより高信頼性を実現するステレオマッチングアルゴリズムを提案する.計算量を減少するために,階層的に画像の解像度を高めながらマッチングを行う.そのVLSI化においては,メモリ・演算器間の相互結合網の複雑さを解消するロジックインメモリアーキテクチャ,及び,任意のサンプリング間隔に対して最小のメモリモジュールで並列メモリアクセスを実現する周期的メモリアロケーションを提案する. |
抄録(英) | This paper presents a high-speed and reliable stereo matching algorithm based on adaptive window-size control of SAD(Sum of Absolute Differences) computation. To reduce its computational complexity, SADs are computed using multi-resolution images. In designing the VLSI processor, parallel memory access is essential for highly parallel image processing. For parallel memory access, this paper also presents optimal memory allocation for multi-resolution-based SAD computation. In the memory allocation, we consider minimization of the number of memory modules under the parallel memory access condition. |
キーワード(和) | ステレオビジョン / VLSIプロセッサアーキテクチャ / ロジックインメモリアーキテクチャ / メモリアロケーション |
キーワード(英) | StereoVision / VLSI Processor Architecture / Logic-in-memory Architecture / Memory Allocation |
資料番号 | VLD2003-150 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2004/3/5(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 階層的並列メモリアクセスに基づくステレオマッチングVLSIプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI) |
サブタイトル(和) | |
タイトル(英) | Stereo Matching VLSI Processor Based on Hierarchically Parallel Memory Access |
サブタイトル(和) | |
キーワード(1)(和/英) | ステレオビジョン / StereoVision |
キーワード(2)(和/英) | VLSIプロセッサアーキテクチャ / VLSI Processor Architecture |
キーワード(3)(和/英) | ロジックインメモリアーキテクチャ / Logic-in-memory Architecture |
キーワード(4)(和/英) | メモリアロケーション / Memory Allocation |
第 1 著者 氏名(和/英) | 佐々木 悠 / Haruka SASAKI |
第 1 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
第 2 著者 氏名(和/英) | 張山 昌論 / Masanori HARIYAMA |
第 2 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
第 3 著者 氏名(和/英) | 亀山 充隆 / Michitaka KAMEYAMA |
第 3 著者 所属(和/英) | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
発表年月日 | 2004/3/5 |
資料番号 | VLD2003-150 |
巻番号(vol) | vol.103 |
号番号(no) | 703 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |