| 講演名 | 2004/3/4 ゲート毎の電源電圧変動を考慮した静的遅延解析法(システムオンシリコン設計技術並びにこれを活用したVLSI) 山口 隼司, 橋本 昌宜, 小野寺 秀俊, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 電源線ノイズを考慮した静的遅延解析法について議論する.各論理ゲートごとに供給される電源電位が異なる場合に,効率的にゲート遅延計算が行なえる手法を考案した.入力波形の電位と論理ゲートに供給されている電源電位をそろえる手法を用いることで,変数が少ないゲート遅延モデルを利用することが出来るようになった.このとき,出力波形が変化しないように電位変換前後での電流比から容量を調整する.実験により,精度良く遅延計算が可能であることを確認した. |
| 抄録(英) | This paper discusses a static timing analysis method considering power/ground noise. We devise a method of gate delay calculation in the case that power/ground potential of each logic cell is different. The proposed method adjusts the potential of an input waveform to the supply voltage level of a gate such that the output waveform is unchanged, which enables a compact gate delay modeling. In the proposed potential adjustment, the output loading is replaced according to the current difference before and after the potential adjustment. Experimental results show that the proposed method provides an accurate delay calculation. |
| キーワード(和) | 静的遅延解析 / 電源線ノイズ / 電源電圧変動 |
| キーワード(英) | static timing analysis / power/ground noise / supply voltage variation |
| 資料番号 | VLD2003-143 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ゲート毎の電源電圧変動を考慮した静的遅延解析法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Static Timing Analysis Considering Supply Voltage Variation among Logic Cells |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 静的遅延解析 / static timing analysis |
| キーワード(2)（和/英） | 電源線ノイズ / power/ground noise |
| キーワード(3)（和/英） | 電源電圧変動 / supply voltage variation |
| 第 1 著者 氏名（和/英） | 山口 隼司 / Junji YAMAGUCHI |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 2 著者 氏名（和/英） | 橋本 昌宜 / Masanori HASHIMOTO |
| 第 2 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 3 著者 氏名（和/英） | 小野寺 秀俊 / Hidetoshi ONODERA |
| 第 3 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 発表年月日 | 2004/3/4 |
| 資料番号 | VLD2003-143 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 702 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |