| 講演名 | 2004/3/4 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 田中 義則, 森本 薫夫, 永田 真, 瀧 和男, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 2線2相論理回路方式を用いて,信号の立上り遷移と立下がり遷移に要する時間を意図的に非対称とすることで高速化を図った新たな回路方式,ASDDL/ASD-CMOSの論理合成手法を提案し評価した.ASDDL/ASD-CMOSは独特の回路方式であるため,現在一般的に用いられているCMOS回路方式で確立されているような自動設計環境が存在しない.このため回路図作成から回路最適化まで回路の設計工程全てを人の手で行う必要があった.本稿では独自に提案したCMOSに近い擬似的なASDDL/ASD-CMOSライブラリと変換ツールを用いることにより,CMOS用の論理合成環境をそのまま適用した論理合成を可能にした. 0.18μmプロセスにて16ビット乗算器を論理合成した結果,論理合成回路のオーバーヘッドはフルカスタム回路の2割未満であり,遅延時間はCMOS回路と比較すると約75%であった.フルカスタム設計の回路に近い性能の回路を論理合成により短期間で設計できることを可能にした. |
| 抄録(英) | We propose a logic synthesis methodology for a high speed logic technology ASDDL/ASD-CMOS, which are two-phase and differential logic circuit. Because of its originality, it was unable to synthesize a ASDDL/ASD-CMOS circuit as yet. Then we have been able to synthesize a its circuit by proposing a original pseudo cell library and transforming tool to apply a logic synthesis environment for CMOS circuit to ASDDL/ASD-CMOS circuit. The overhead of synthesized 16 bit multiplier circuit is less than 20% compared with full custom circuit. |
| キーワード(和) | 2線2相論理回路 / ASDDL / ASD-CMOS / 論理合成 |
| キーワード(英) | two-phase and differential logic circuit / ASDDL / ASD-CMOS / logic synthesis |
| 資料番号 | VLD2003-142 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速論理回路方式ASDDL/ASD-CMOSの論理合成手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Logic Synthesis Methodology for High Speed Logic Technology ASDDL/ASD-CMOS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 2線2相論理回路 / two-phase and differential logic circuit |
| キーワード(2)（和/英） | ASDDL / ASDDL |
| キーワード(3)（和/英） | ASD-CMOS / ASD-CMOS |
| キーワード(4)（和/英） | 論理合成 / logic synthesis |
| 第 1 著者 氏名（和/英） | 田中 義則 / Yoshinori TANAKA |
| 第 1 著者 所属（和/英） | 神戸大学大学院自然科学研究科 Graduate School of Science and Technology, Kobe University |
| 第 2 著者 氏名（和/英） | 森本 薫夫 / Masao MORIMOTO |
| 第 2 著者 所属（和/英） | 神戸大学大学院自然科学研究科 Graduate School of Science and Technology, Kobe University |
| 第 3 著者 氏名（和/英） | 永田 真 / Makoto NAGATA |
| 第 3 著者 所属（和/英） | 神戸大学工学部情報知能工学科 Department of Computer and Systems Engineering, Kobe University |
| 第 4 著者 氏名（和/英） | 瀧 和男 / Kazuo TAKI |
| 第 4 著者 所属（和/英） | エイ・アイ・エル株式会社 AIL Co.,Ltd. |
| 発表年月日 | 2004/3/4 |
| 資料番号 | VLD2003-142 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 702 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |