| 講演名 | 2004/3/4 低消費電力を目指したクロック木の構成法(システムオンシリコン設計技術並びにこれを活用したVLSI) 守屋 暁彦, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究では,準同期式回路を実現するために,与えられたレジスタ位置およびレジスタ間の遅延情報から目標クロック周期を達成するクロック木を合成するDME法に基づく手法を提案する.DME法では,点集合から適切な2点を選び1点にマージする操作を繰り返すことでクロック木のトポロジーをボトムアップに決定する.提案手法では,クロックタイミングの設定法,マージする2点の選択方法,マージ点候補位置集合の生成方法を工夫することにより,12個の回路で実験した結果,全ての回路で従来手法よりも消費電力の小さいクロック木が生成でき,平均13%消費電力を削減できた. |
| 抄録(英) | We propose a DME based clock-tree construction method that achieves the given clock-period using the information on the positions of registers and the delays between registers. In DME method, the topology of clock-tree that distributes a clock signal from the clock source to every register is determined in bottom-up manner by merging two vertices repeatedly. The proposed method includes the following three improvements from a previous method to reduce the power consumption of clock-tree. A better target clock timing is given to each register in clock scheduling. The register with the largest clock timing is given a higher priority in merging. A larger merging area is denned for each merged vertex. In experiments with 12 circuits, the proposed method constructs clock-trees with low power consumption compared with the previous method. The average power consumption is reduced 13% from the previous method. |
| キーワード(和) | 準同期回路 / クロック木 / クロックタイミング / 消費電力 |
| キーワード(英) | semi-synchronous circuit / clock-tree / clock-timing / power consumption |
| 資料番号 | VLD2003-140 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低消費電力を目指したクロック木の構成法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | The Method to Construct Clock Tree with Low Power Consumption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期回路 / semi-synchronous circuit |
| キーワード(2)（和/英） | クロック木 / clock-tree |
| キーワード(3)（和/英） | クロックタイミング / clock-timing |
| キーワード(4)（和/英） | 消費電力 / power consumption |
| 第 1 著者 氏名（和/英） | 守屋 暁彦 / Akihiko MORIYA |
| 第 1 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi TAKAHASHI |
| 第 2 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2004/3/4 |
| 資料番号 | VLD2003-140 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 702 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |