講演名	2004/3/4 待機時、動作時電圧レベルを適応的に可変する電圧レベル変換(SVL)回路を適用した高速・低電力SRAMの設計・試作・評価(システムオンシリコン設計技術並びにこれを活用したVLSI) 樋口 雄貴, 岡 佳憲, 榎本 忠儀,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	待機時消費電力(P_)を大幅に削減でき、アクセス時間(t_a)を維持できる1 Kb SRAMを0.18-μm CMOS技術を用いて設計、試作し、その特性を評価した.本SRAMには、携帯機器向けLSI等のP_を低減するために開発した小形の電圧レベル変換(SVL)回路が搭載されている.P_および動作時消費電力(P_)の実測結果はSPICE解析結果とよく一致していた.SVL回路を搭載した本SRAMのP_は、電源電圧(V_ )が1.8Vの時、65.7 nWであった.これはSVL回路を搭載しない従来形SRAMのP_(321.0 nW)の約1/5である.一方、本SRAMのP_は、V_ が1.8 V、クロック周波数が100 MHz の時、624.2μWで、従来形SRAMのP_(653.0μW)の95%であった.また、本SRAMのt_a(553 p秒)は従来形SRAMのt_aの僅か2.6%増であった.
抄録(英)	A self-controllable voltage level (SVL) circuit-which can supply a maximum DC voltage to an active-load circuit on request or can decrease the DC voltage supplied to a load circuit in stand-by mode-was developed. This SVL circuit can drastically reduce stand-by leakage power of CMOS logic circuits and SRAMs with minimal overheads in terms of chip area and speed. A 1-Kbit SRAM incorporating an SVL circuit has been designed and fabricated using a 0.18-μm CMOS technology. The stand-by power of this SRAM was 65.7 nW, 20% of that of an equivalent conventional 1-Kbit SRAM at supply voltage (FDD) of 1.8 V. The active power of this SRAM was 624.2 μW, 95% of that of an equivalent conventional 1-Kbit SRAM (at V_ = 1.8 V,f_c = 100 MHz). The read-access time of this SRAM was 553 psec, that is, only 14 psec slower than that of the equivalent SRAM.
キーワード(和)	CMOS / 消費電力 / 電圧レベル変換回路 / SRAM
キーワード(英)	CMOS / power dissipation / Self-controllable Voltage Level (SVL) Circuit / SRA / SRAM
資料番号	VLD2003-139
発行日

研究会情報
研究会	VLD
開催期間	2004/3/4(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	VLSI Design Technologies (VLD)
本文の言語	JPN
タイトル（和）	待機時、動作時電圧レベルを適応的に可変する電圧レベル変換(SVL)回路を適用した高速・低電力SRAMの設計・試作・評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
サブタイトル（和）
タイトル（英）	Design, Fabrication and Performance of a High-Speed, Low Stand-by Power SRAM Incorporating a Self-controllable Voltage Level (SVL) Circuit
サブタイトル（和）
キーワード(1)（和/英）	CMOS / CMOS
キーワード(2)（和/英）	消費電力 / power dissipation
キーワード(3)（和/英）	電圧レベル変換回路 / Self-controllable Voltage Level (SVL) Circuit
キーワード(4)（和/英）	SRAM / SRA
第 1 著者 氏名（和/英）	樋口 雄貴 / Yuki Higuchi
第 1 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
第 2 著者 氏名（和/英）	岡 佳憲 / Yoshinori Oka
第 2 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
第 3 著者 氏名（和/英）	榎本 忠儀 / Tadayoshi Enomoto
第 3 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
発表年月日	2004/3/4
資料番号	VLD2003-139
巻番号（vol）	vol.103
号番号（no）	702
ページ範囲	pp.-
ページ数	6
発行日