| 講演名 | 2004/3/4 ソフトモジュールを含むフロアプランの最適化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 糸賀 裕明, 藤吉 邦洋, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | レイアウト設計におけるフロアプラン最適化の際には,モジュールの相対位置関係だけでなく,ソフトモジュールの縦横比の最適化も行うことが望まれる.そこで本稿では,Simulated Annealing 法に組み込んで用いることを目的とし,モジュールの相対位置関係が固定されているという条件下において,ソフトモジュールの縦横比を効率良く高速な時間にて決定する手法を提案する.提案手法は,高速な1次元圧縮を水平/垂直方向に交互に繰り返すことによってソフトモジュールの縦横比を決定する.提案する1次元圧縮手法は2段階から成り,第1段階ではグラフ理論を利用して縦横比を調整するソフトモジュールの極小集合を選択し,第2段階では近似式を用いてソフトモジュール集合の各要素の縦横比を決定する.これをSimulated Annealing 法に組み込み,計算機実験により有効性を確認する. |
| 抄録(英) | At the floorplanning in the VLSI layout design, not only optimization of the relative position of modules but the decision of the aspect ratio of each soft module is also desired where the aspect ratio can be changed in the designated range keeping a given area. In this paper, in order to use in our method of deciding aspect ratio of each soft module, we propose a one-dimensional compaction method, which decides the aspect ratio quickly under the constraint that a floorplan must not be changed. The proposed method is divided into two steps: (1) selection of a minimal set of soft modules to adjust the aspect ratio by using graph theory and (2) decision about the aspect ratio by using the approximate function. The experimental comparisons show effectiveness of the proposed method. |
| キーワード(和) | ソフトモジュール / フロアプラン / 1次元圧縮 / SDカット / Slack |
| キーワード(英) | Soft Module / Floorplan / One Dimentional Compaction / SD-Cut / Slack |
| 資料番号 | VLD2003-138 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ソフトモジュールを含むフロアプランの最適化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Handling Soft Modules in General Floorplan |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ソフトモジュール / Soft Module |
| キーワード(2)（和/英） | フロアプラン / Floorplan |
| キーワード(3)（和/英） | 1次元圧縮 / One Dimentional Compaction |
| キーワード(4)（和/英） | SDカット / SD-Cut |
| キーワード(5)（和/英） | Slack / Slack |
| 第 1 著者 氏名（和/英） | 糸賀 裕明 / Hiroaki ITOGA |
| 第 1 著者 所属（和/英） | 東京農工大学工学部電気電子工学科 Department of Electrical and Electronic Engineering, Tokyo University of Agriculture & Technology |
| 第 2 著者 氏名（和/英） | 藤吉 邦洋 / Kunihiro FUJIYOSHI |
| 第 2 著者 所属（和/英） | 東京農工大学工学部電気電子工学科 Department of Electrical and Electronic Engineering, Tokyo University of Agriculture & Technology |
| 発表年月日 | 2004/3/4 |
| 資料番号 | VLD2003-138 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 702 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |