講演名 | 2004/1/15 DRP上での仮想ハードウェア機構の検討(FPGAとその応用及び一般) 天野 英晴, 犬尾 武, 紙 弘和, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 仮想ハードウェア機構をNEC社のDRP(Dynamically Reconfigurable Processor)上に実装する場合の方式および問題点に関して検討する。ループ構造がチップ内のコンテキストに入りきれない場合でも、部分変更を用いることができれば、コンテキストの選択的な実行、割り付けアルゴリズムと読み込みアルゴリズムの工夫により、読み込み時間を隠蔽することが可能である。離散シミュレータの実装例では、56クロックの損失を28クロックまで低減することが可能である。 |
抄録(英) | Implementation methods for a virtual hardware mechanism on NEC's reconfigurable device DRP are proposed and discussed. Even for the case that the loop structure cannot be implemented on contexts inside the chip, the overhead caused by loading of the configuration data can be hidden with a combination of partial configuration technique, dynamic context selection, the context assignment policy and the context reading policy. In an example implementation, the overhead is reduced from 56 clocks to 28 clocks. |
キーワード(和) | リコンフィギャラブルシステム / 仮想ハードウェア |
キーワード(英) | Reconfigurable Systems / Virtual Hardware |
資料番号 | VLD2003-122,CPSY2003-31 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2004/1/15(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | DRP上での仮想ハードウェア機構の検討(FPGAとその応用及び一般) |
サブタイトル(和) | |
タイトル(英) | A Virtual Hardware mechanism on DRP |
サブタイトル(和) | |
キーワード(1)(和/英) | リコンフィギャラブルシステム / Reconfigurable Systems |
キーワード(2)(和/英) | 仮想ハードウェア / Virtual Hardware |
第 1 著者 氏名(和/英) | 天野 英晴 / Hideharu AMANO |
第 1 著者 所属(和/英) | 慶應義塾大学理工学部 Department of Information and Computer Science, Keio University |
第 2 著者 氏名(和/英) | 犬尾 武 / Takeshi INUO |
第 2 著者 所属(和/英) | NECシリコンシステム研究所 NEC Silicons Systems Research Laboratories |
第 3 著者 氏名(和/英) | 紙 弘和 / Hirokazu KAMI |
第 3 著者 所属(和/英) | NECマルチメディア研究所 NEC Multimedia Research Laboratories |
発表年月日 | 2004/1/15 |
資料番号 | VLD2003-122,CPSY2003-31 |
巻番号(vol) | vol.103 |
号番号(no) | 578 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |