| 講演名 | 2004/1/15 リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般) 鈴木 正康, 山田 裕, 出口 勝昭, 安生 健一朗, 粟島 亨, 天野 英晴, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | NECエレクトロニクスが開発したDynamically Reconfigurable Processor (DRP)は、粗粒度のリコンフィギャラブルプロセッサで、内部に持つ16のデータパスの構成情報を切替えることによって、様々な処理を実現する。本稿では、リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの設計事例を紹介し、DRPの処理能力を検証するため、Pentium 4、Athlon XP、DSP(TI C6713)などのアーキテクチャと比較した.その結果、並列処理の効果的な利用により、エッジ近傍合成機能付きαブレンダを実行した場合、DRPはPentium 4、Athlon XPの3倍、DSPの17倍の処理性能を達成することができた。 |
| 抄録(英) | Dynamically Reconfigurable Processor (DRP) developed by NEC Electronics is a coarse grain reconfigurable processor that selects a data path from the on-chip repository of sixteen circuit configurations, or contexts, to implement different logic on one single DRP chip. This paper describes our implementation of an alpha blender with anti-aliasing capabilities on the DRP. Comparison with various architectures including Pentium 4, Athlon XP, and DSPs (TI C6713) are done to evaluate the potentials of the DRP. Our results show that the DRP outperforms Pentium 4 and Athlon XP by three times, and DSP by seventeen times when compared against the implementation of anti-aliasing alpha blender. |
| キーワード(和) | リコンフィギャラブルプロセッサ / DRP / 動的再構成 / 並列処理 / αブレンダ / エッジ近傍合成処理 |
| キーワード(英) | Reconfigurable Processor / DRP / Dynamic Reconfiguration / Parallel Processing / Alpha Blending / Anti-aliasing |
| 資料番号 | VLD2003-120,CPSY2003-29 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/1/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Anti-aliasing Alpha Blender on the Reconfigurable Processor DRP |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルプロセッサ / Reconfigurable Processor |
| キーワード(2)（和/英） | DRP / DRP |
| キーワード(3)（和/英） | 動的再構成 / Dynamic Reconfiguration |
| キーワード(4)（和/英） | 並列処理 / Parallel Processing |
| キーワード(5)（和/英） | αブレンダ / Alpha Blending |
| キーワード(6)（和/英） | エッジ近傍合成処理 / Anti-aliasing |
| 第 1 著者 氏名（和/英） | 鈴木 正康 / Masayasu SUZUKI |
| 第 1 著者 所属（和/英） | 慶鹿義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 山田 裕 / Yutaka YAMADA |
| 第 2 著者 所属（和/英） | 慶鹿義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 出口 勝昭 / Katsuaki DEGUCHI |
| 第 3 著者 所属（和/英） | 慶鹿義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 4 著者 氏名（和/英） | 安生 健一朗 / Kenichiro ANJO |
| 第 4 著者 所属（和/英） | NECエレクトロニクス株式会社 NEC Electronics Corporation |
| 第 5 著者 氏名（和/英） | 粟島 亨 / Toru AWASHIMA |
| 第 5 著者 所属（和/英） | NECマルチメディア研究所 NEC Multimedia Research Laboratories |
| 第 6 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 6 著者 所属（和/英） | 慶鹿義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 発表年月日 | 2004/1/15 |
| 資料番号 | VLD2003-120,CPSY2003-29 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 578 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |