| 講演名 | 2004/1/15 リコンフィギャラブルプロセッサ上でのブロック暗号RC6の実装(FPGAとその応用及び一般) 長谷川 揚平, 山田 裕, 出口 勝昭, 安生 健一朗, 粟島 亨, 天野 英晴, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | NECが2002年に発表したDynamically Reconfigurable Processor(DRP)は, Processing Element (PE)のアレイからなるTileの集合でデータパスを構成する.DRPは最大16コンテキスト分の構成情報を内部に保持し,これを一括して,またはTile単位で次々と切替える事ができる.本稿では,このDRPを用いて,共通鍵ブロック暗号RC6を処理するRC6プロセッサを設計,実装し評価を行った. RC6は,データサイズ,ラウンド数,鍵サイズがともに可変なスケーラブルなブロック暗号である.今回実装したRC6プロセッサは外部から読み込んだ8つのブロックをnon-feedbackモードで同時に並列処理することができる.組み込みCPUおよびDSP上のソフトウェアと比較した結果,それに勝るスループットを達成する事ができた. |
| 抄録(英) | NEC's Dynamically Reconfigurable Processor(DRP) is a multi-context reconfigurable device consisting of eight individually reconfigurable units called Tile. Each Tile consists of 64 Processing Elements(PEs) and the set of Tiles can form a particular datapath. Datapath configuration mapped to each tile can be selected from on-chip repository of sixteen circuit configurations, or contexts. The context switching can be done with a clock cycle. In this work, the block cipher RC6, which is scalable in its block size, number of round and key size, was implemented on DRP. This RC6 Processor on DRP can encrypt and decrypt eight blocks simultaneously in non-feedback mode. Evaluation results show that the throughput of the encryption and decryption of the RC6 implemented on DRP outperform that with the software on MIPS64(500MHz) and DSP TMS320C6713(225MHz). |
| キーワード(和) | リコンフイギャラブルプロセッサ / マルチコンテキスト機能 / DRP / ブロック暗号RC6 |
| キーワード(英) | reconfigurable processor / multi-context functionality / DRP / block cipher RC6 |
| 資料番号 | VLD2003-119,CPSY2003-28 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/1/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リコンフィギャラブルプロセッサ上でのブロック暗号RC6の実装(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | The Implementation of The Block Cipher RC6 on The Reconfigurable Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフイギャラブルプロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | マルチコンテキスト機能 / multi-context functionality |
| キーワード(3)（和/英） | DRP / DRP |
| キーワード(4)（和/英） | ブロック暗号RC6 / block cipher RC6 |
| 第 1 著者 氏名（和/英） | 長谷川 揚平 / Yohei HASEGAWA |
| 第 1 著者 所属（和/英） | 慶慶義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 山田 裕 / Yutaka YAMADA |
| 第 2 著者 所属（和/英） | 慶慶義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 出口 勝昭 / Katsuaki DEGUCHI |
| 第 3 著者 所属（和/英） | 慶慶義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 4 著者 氏名（和/英） | 安生 健一朗 / Kenichiro ANJO |
| 第 4 著者 所属（和/英） | NECエレクトロニクス株式会社 NEC Electronics Corporation |
| 第 5 著者 氏名（和/英） | 粟島 亨 / Toru AWASHIMA |
| 第 5 著者 所属（和/英） | NECマルチメディア研究所 NEC Multimedia Research Laboratories |
| 第 6 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 6 著者 所属（和/英） | 慶慶義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 発表年月日 | 2004/1/15 |
| 資料番号 | VLD2003-119,CPSY2003-28 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 578 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |