| 講演名 | 2003/5/9 低スタンバイリーグ電流のための入力ベクトル決定法について(システム設計及び一般) 平島 和彦, 松永 裕介, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年,チップ上のトランジスタ数の増加により,コンピュータの性能が向上しているが,その反面消費電力は増加している.消費電力の増加は,非経済的であり携帯機器としては稼動時間を短くする.今までは消費電力削減と性能の維持を同時に実現させるために閾値電庄が下げられていた.しかし,低閾値電圧ではリーク電流は増加する.スタンバイ時のCMOS回路の消費電力はこのリーク電流が大部分を占めている.ゆえに,リーク電流を低減することは低消費電力に繋がる.このスタンバイリーク電流は回路の入力に依存しているので,回路に最小のリーク電流となる入力を与えることで消費電力削減が図れる.本稿では最小のリーク電流となる入力ベクトル,最小リークベクトル(MLV)を求めるアルゴリズムを提案し,実験及び考察を行う.提案するアルゴリズムは二つの最適化アルゴリズム,Simulated Annealing(SA)法と分枝限定法に基づくものである.二つの手法をベンチマーク回路に適用することによってMLVの有効性を確認した。 |
| 抄録(英) | By the increase in the number of transistors on a chip, the performance of a computer is improving. On the other hand, the power consumption is increasing. The increase in power consumption is un-economical and shortens run time of portable devices. The threshold voltage was lowered to realize maintaining of performance and reducing power consumption. However, low threshold voltage increases leakage current. This leakage current occupies the great portion of standby CMOS circuit's power consumption. Therefore, reducing leakage current leads to low power consumption. This standby leakage current is dependent on the input vector of a circuit, so giving the input vector which minimizes leakage current can reduce power consumption. In this paper, we propose the algorithm which calculates the minimum leakage vector (MLV),and consider by experiments. The algorithms are based on "Simulated Annealing (SA)" and "Branch and Bound". The validity of MLV was checked by applying two techniques to benchmark circuits. |
| キーワード(和) | 低消費電力 / スタンバイリーク電流 / Simulated Annealing法 / 分枝限定法 |
| キーワード(英) | low power consumption / stanby leakage current / Simulated Annealing / Branch and Bound |
| 資料番号 | VLD2003-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/5/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低スタンバイリーグ電流のための入力ベクトル決定法について(システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | About the input vector determining method for low standby leakage current |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / low power consumption |
| キーワード(2)（和/英） | スタンバイリーク電流 / stanby leakage current |
| キーワード(3)（和/英） | Simulated Annealing法 / Simulated Annealing |
| キーワード(4)（和/英） | 分枝限定法 / Branch and Bound |
| 第 1 著者 氏名（和/英） | 平島 和彦 / Kazuhiko HIRASHIMA |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学府情報工学専攻 Department of Informatics Graduate School of Information Science and Electrical Engineering Kyushu University |
| 第 2 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究院情報工学部門 Department of Informatics Graduate School of Information Science and Electrical Engineering Kyushu University |
| 発表年月日 | 2003/5/9 |
| 資料番号 | VLD2003-8 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 41 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |