| 講演名 | 2003/5/8 PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般) 稲森 稔, 永見 康一, 名古屋 彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では、PCA可変部に組合わせ回路をマッピングする手法について提案する。PCAは動的再構成機能を有する汎用計算機アーキテクチャであり、再構成可能な部分(可変部)と再構成を支援する部分(組み込み部)から構成される。我々は、PCA用の機能設計支援システムとして、可変部に有限状態機械をマッピングする手法を既に提案している。今目は、組合わせ回路部に注目し、面積最小化を目指してマッピングする手法を検討した。いくつかの目路をマッピングすることによりその有効性を確認した。 |
| 抄録(英) | This paper proposes a method of mapping combinational logic into PCA plastic parts. The PCA is a general-purpose computer architecture based on the dynamic reconfiguration of functions. It consists of a two-dimensional array of PCA cells, each of which consists of a plastic part and a built-in part. The plastic part is a programmable logic, while the built-in part supports the dynamic reconfiguration. We have already developed a method of mapping finite stats machine into PCA plastic part as a part of logic synthesis system for PCA. Here, we create a method to minimize the combinational circuit size. Some benchmark suits are mapped to estimate the efficiency. Experimental results show that the method can effectively reduce circuit size. |
| キーワード(和) | 組合わせ回路 / マッピング / LUT |
| キーワード(英) | Combinational Logic / Mapping / LUT |
| 資料番号 | VLD2003-1 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/5/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PCA可変部への組合わせ回路のマッピング手法の検討(システム設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Method of Mapping Combinational Logic into PCA Plastic Part |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 組合わせ回路 / Combinational Logic |
| キーワード(2)（和/英） | マッピング / Mapping |
| キーワード(3)（和/英） | LUT / LUT |
| 第 1 著者 氏名（和/英） | 稲森 稔 / Minoru INAMORI |
| 第 1 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 2 著者 氏名（和/英） | 永見 康一 / Kouichi NAGAMI |
| 第 2 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 3 著者 氏名（和/英） | 名古屋 彰 / Akira NAGOYA |
| 第 3 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 発表年月日 | 2003/5/8 |
| 資料番号 | VLD2003-1 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 40 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |