| 講演名 | 2003/9/22 S-sequenceによるモジュール隣接制約を考慮したフロアプラン手法(プロセス・デバイス・回路シミュレーション及び一般) 石丸 洋平, 坂主 圭史, 小林 真輔, 武内 良典, 今井 正治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では、2つのモジュールをフロアプラン上で隣接して配置するモジュール隣接制約を持つフロアプラン最適化問題を扱う。従来,フロアプラン生成後にモジュールの隣接判定が行われていた.そこで本稿では、モジュールの隣接制約を隣接制約を持つモジュールが割り当てられた部屋の隣接制約とし、隣接関係の異なるフロアプランを一意に表現できるSegment-State Sequence (S-sequence)を用いた高速なフロアプラン手法を提案する。また,2部屋がフロアプランを分割する同一の線分を介して隣接するためのS-sequence上での必要十分条件を示し、2部屋がフロアプジン上で隣接しているかどうかをS-sequence上で判定する手法を提案する。提案手法は復号前に2部屋の隣接判定が可能であるため、Simulated Annealingにおいて隣接制約を満たすS-sequenceのみを復号すればよく、高速に隣接制約を満たすフロアプランの最適化が可能である。評価実験では,隣接判定をフロアプラン最適化フローに組み込むことにより,隣接制約を満たすフロアプランを従来より高速に最適化することを確認した. |
| 抄録(英) | In this paper, we deal with floorplan optimization problem with module abutment constraints placing two modules abutting each other on the floorplan. Traditional methods check module abutments after decoding to a floorplan. We propose a rapid floorplan method using Segment-State Sequence (S-sequence) which distinctively encodes floorplan having different abutment topological relationships. First, we regards abutment constraints of modules as that of rooms assigned modules which have abutment constraints. Then, we present necessary and sufficient conditions to abut two modules facing to the same segment partitioning a floorplan, and we propose a judgement algorithm which checks whether two modules are abutting on the floorplan or not using S-sequence. Since our method checks abutment relationships of two rooms before decoding, we need not to decode S-sequence which do not meet abutment constraints in Simulated Annealing process, therefore, we can optimize floorplan satisfying abutment constraints rapidly. In experiments, we implemented flooaplan optimization flow with abutment judgement method, and the results show that the proposed method optimized floorplan satisfying abutment constraints more rapidly than traditional methods. |
| キーワード(和) | フロアプラン / Segment-State Sequence / 隣接制約 |
| キーワード(英) | Floorplan / Segment-State Sequence / Abutment Constraint |
| 資料番号 | VLD2003-65 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | S-sequenceによるモジュール隣接制約を考慮したフロアプラン手法(プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Floorplan Method with Abutment Constraint using S-sequence |
| サブタイトル（和） | |
| キーワード(1)（和/英） | フロアプラン / Floorplan |
| キーワード(2)（和/英） | Segment-State Sequence / Segment-State Sequence |
| キーワード(3)（和/英） | 隣接制約 / Abutment Constraint |
| 第 1 著者 氏名（和/英） | 石丸 洋平 / Yohei ISHIMARU |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム専攻 |
| 第 2 著者 氏名（和/英） | 坂主 圭史 / Keishi SAKANUSHI |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 小林 真輔 / Shinsuke KOBAYASHI |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 4 著者 氏名（和/英） | 武内 良典 / Yoshinori TAKEUCHI |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 5 著者 氏名（和/英） | 今井 正治 / Masaharu IMAI |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2003/9/22 |
| 資料番号 | VLD2003-65 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 337 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |