| 講演名 | 2003/9/22 パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路シミュレーション及び一般) 佐藤 修平, 寺田 和夫, 寺内 衛, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | パラメータ抽出計算に用いるデータのうちデータ曲線の特徴をあらわすものを自動的に取り出す,データ数削減手法を考案した.この手法を非線形最小2乗法と遺伝的アルゴリズムを組み合わせるパラメータ抽出法に実装し,MOSFETのI-V特性に適用した.その結果,データ数が減った分抽出の高速化が可能になり,精度低下も小さいことがわかった. |
| 抄録(英) | |
| キーワード(和) | パラメータ抽出 / 遺伝的アルゴリズム / データ数削減 / 高速化 |
| キーワード(英) | |
| 資料番号 | VLD2003-64 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Data Number Reduction Method for Parameter Extraction and its Application |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パラメータ抽出 |
| キーワード(2)（和/英） | 遺伝的アルゴリズム |
| キーワード(3)（和/英） | データ数削減 |
| キーワード(4)（和/英） | 高速化 |
| 第 1 著者 氏名（和/英） | 佐藤 修平 / Shuhei SATOH |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 寺田 和夫 / Kazuo TERADA |
| 第 2 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 寺内 衛 / Mamoru TERAUCHI |
| 第 3 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 発表年月日 | 2003/9/22 |
| 資料番号 | VLD2003-64 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 337 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |