| 講演名 | 2003/9/22 ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般) 園田 賢一郎, 谷沢 元昭, 清水 悟, 荒木 康弘, 河井 伸治, 小倉 卓, 小林 真一, 石川 清志, 井上 靖朗, 小谷 教彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 回路シミュレーションに適したフラッシュメモリセルのコンパクトモデルを提案する.このモデルでは,ホットエレクトロンによるゲート電流の発生機構として,チャネルホットエレクトロン(CHE)だけでなく,基板中での正孔のインパクトイオン化によって発生した2次電子(CHISEL)のゲート電極への注入も考慮することにより,書き込み特性の基板バイアス依存性のシミュレーション精度を向上させている.このモデルを130nmプロセスのフラッシュメモリの書き込み,消去特性のシミュレーションに適用し,本モデルがフラッシュメモリの回路設計と最適化に有用であることを示す. |
| 抄録(英) | We propose a compact model for a flash memory cell that is suitable for SPICE simulation. The model includes a hot-electron gate current model that considers not only Channel Hot Electron (CHE) injection but also CHannel Initiated Secondary Electron (CHISEL) injection to express properly substrate bias dependence. Simulation results of both programming and erasing characteristics for 130nm-technology flash memory cells indicate that our model is useful in designing and optimizing circuit for flash memories. |
| キーワード(和) | フラッシュメモリ / ゲート電流 / 書き込み / 消去 / CHE / CHISEL / FN |
| キーワード(英) | flash memory / gate current / program / erase / CHE / CHISE / FN |
| 資料番号 | VLD2003-63 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Compact Modeling of a Flash Memory Cell Including Substrate-Bias-Dependent Hot-Electron Gate Current |
| サブタイトル（和） | |
| キーワード(1)（和/英） | フラッシュメモリ / flash memory |
| キーワード(2)（和/英） | ゲート電流 / gate current |
| キーワード(3)（和/英） | 書き込み / program |
| キーワード(4)（和/英） | 消去 / erase |
| キーワード(5)（和/英） | CHE / CHE |
| キーワード(6)（和/英） | CHISEL / CHISE |
| キーワード(7)（和/英） | FN / FN |
| 第 1 著者 氏名（和/英） | 園田 賢一郎 / Ken'ichiro SONODA |
| 第 1 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 2 著者 氏名（和/英） | 谷沢 元昭 / Motoaki TANIZAWA |
| 第 2 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 3 著者 氏名（和/英） | 清水 悟 / Satoshi SHIMIZU |
| 第 3 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 4 著者 氏名（和/英） | 荒木 康弘 / Yasuhiro ARAKI |
| 第 4 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 河井 伸治 / Shinji KAWAI |
| 第 5 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 小倉 卓 / Taku OGURA |
| 第 6 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 小林 真一 / Shin'ichi KOBAYASHI |
| 第 7 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 石川 清志 / Kiyoshi ISHIKAWA |
| 第 8 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 9 著者 氏名（和/英） | 井上 靖朗 / Yasuo INOUE |
| 第 9 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 10 著者 氏名（和/英） | 小谷 教彦 / Norihiko KOTANI |
| 第 10 著者 所属（和/英） | 広島国際大学 Hiroshima Int'l Univ. |
| 発表年月日 | 2003/9/22 |
| 資料番号 | VLD2003-63 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 337 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |