講演名 2003/9/22
[招待論文]90nm世代を迎えたバラツキ設計技術の課題(プロセス・デバイス・回路シミュレーション及び一般)
増田 弘生, 山本 雅晴, 大川 眞一, 青木 正和,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 130nm世代以降のLSI設計および製造プロセスにとって、デバイス特性のチップ内バラツキヘの対応が重要な課題となってきている。ハイエンドLSIでは、GHz領域に入ったクロックのタイミングスキュー・マージンが、チップ内バラツキにより一層深刻な影響を受けており、既に大きな問題として取り上げられている。一方低電力LSIに於いても、リーク防止のためにスケーリングに追随できないしきい電圧が、バラツキ問題を顕在化させることが指摘されている。また、90nm時代においては、微細化に関連した特性シフトやバラツキ変動、歩留りが、設計・製造上のおおきな課題として広く認識されてきた。これらの問題点を解決するためには、プロセス要因を考慮した最適設計手法、すなわちDFM(Design for Manufacturability)を目指した考え方が必要になってくる。この、DFMを実現するために必須の技術が、ばらつき、歩留まり、信頼性を定量的かつ大規模・高速に測定できるTEGとその計測・解析システムである。
抄録(英) For 130nm LSI and Process and beyond, intar-chip variation is one of the crusial issues. Especially Clock-Skew is largely affected by the intar-chip variation. In Low-Power LSI's, reduced supply voltage results in critical design margin problems as well as leakage ones. In 90nm process, it is well recognized that reliability, variability on wafer and yield of LSI's are design matter as well as Process one, which is called DFM(Design for manufacturability). We propose a novel Test-Structure (TEG) which bridges the gap between Variability design and Fab. Process control issues.
キーワード(和) ばらつき / TEG / DFM
キーワード(英) Variability / TEG / DFM
資料番号 VLD2003-59
発行日

研究会情報
研究会 VLD
開催期間 2003/9/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) [招待論文]90nm世代を迎えたバラツキ設計技術の課題(プロセス・デバイス・回路シミュレーション及び一般)
サブタイトル(和)
タイトル(英) Problems and Solution of DSM Variability Design in 90nm Era
サブタイトル(和)
キーワード(1)(和/英) ばらつき / Variability
キーワード(2)(和/英) TEG / TEG
キーワード(3)(和/英) DFM / DFM
第 1 著者 氏名(和/英) 増田 弘生 / Hiroo Masuda
第 1 著者 所属(和/英) (株)半導体理工学研究センター
STARC (Semiconductor Technology Academic Research Center)
第 2 著者 氏名(和/英) 山本 雅晴 / Masaharu Yamamoto
第 2 著者 所属(和/英) (株)半導体理工学研究センター
STARC (Semiconductor Technology Academic Research Center)
第 3 著者 氏名(和/英) 大川 眞一 / Shinichi Okawa
第 3 著者 所属(和/英) (株)半導体理工学研究センター
STARC (Semiconductor Technology Academic Research Center)
第 4 著者 氏名(和/英) 青木 正和 / Masakazu Aoki
第 4 著者 所属(和/英) (株)半導体理工学研究センター
STARC (Semiconductor Technology Academic Research Center)
発表年月日 2003/9/22
資料番号 VLD2003-59
巻番号(vol) vol.103
号番号(no) 337
ページ範囲 pp.-
ページ数 6
発行日