講演名 2003/9/22
準バリスティックMOSFETのゲートオーバーラップ効果(プロセス・デバイス・回路シミュレーション及び一般)
土屋 英昭, 堀野 元気, 小川 真人, 三好 旦六,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) シリコンMOSFETのナノスケール領域への微細化に伴い,準バリスティック伝導特性とヂャネルヘのキャリア注入過程の制御が重要になってきている。本稿では,量子モンテカルロシミュレーションに基づいて,ナノスケールSOI-MOSFETのキャリア量子輸送特性について検討した結果を報告する。まず,サブlOnmデバイスでは,半数以上の電子が無散乱でドレインに到達することを示す。更に,サブlOnmデバイスでゲート電極がソース及びドレイン領域上にオーバーラップする場合,そのキャリア輸送が大きく変化することを明らかにする。特に,ソース側オーバーラップによりオン電流が増大する一方,ソース側・ドレイン側の両オーバーラップによりサブスレッショルド電流が低減されることを示す。
抄録(英) As Si MOSFETs are scaling down into nano-meter regime, quasi-ballistic transport and carrier injection behaviors at the source edge of the channel have become more important to explore the ultimate device performance. We report studies on quantum transport of carriers in nano-scaled SOI-MOSFETs based upon the quantum Monte Carlo method. As a result, we have found that a majority of electrons can be ballistic when the channel length shrinks less than lOnm. We have also found that the carrier transport properties in the sub-lOnm devices are greatly modified by overlapping the gate electrode above the source and drain regions. In particular, we have found that the source-side overlap increases the on-state drain current, while the both sides (source-side and drain-side) of the gate electrode overlap contribute to lower the subthreshold current.
キーワード(和) ナノMOSFET / 量子輸送 / バリスティック伝導 / 量子モンテカルロ法 / ゲートオーバーラップ効果
キーワード(英) nano MOSFET / quantum transport / ballistic transport / quantum Monte Carlo method / gate overlap effects
資料番号 VLD2003-55
発行日

研究会情報
研究会 VLD
開催期間 2003/9/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 準バリスティックMOSFETのゲートオーバーラップ効果(プロセス・デバイス・回路シミュレーション及び一般)
サブタイトル(和)
タイトル(英) Gate Electrode Overlap Effects in Quasi-Ballistic MOSFETs
サブタイトル(和)
キーワード(1)(和/英) ナノMOSFET / nano MOSFET
キーワード(2)(和/英) 量子輸送 / quantum transport
キーワード(3)(和/英) バリスティック伝導 / ballistic transport
キーワード(4)(和/英) 量子モンテカルロ法 / quantum Monte Carlo method
キーワード(5)(和/英) ゲートオーバーラップ効果 / gate overlap effects
第 1 著者 氏名(和/英) 土屋 英昭 / Hideaki TSUCHIYA
第 1 著者 所属(和/英) 神戸大学工学部
Faculty of Engineering, Kobe University
第 2 著者 氏名(和/英) 堀野 元気 / Motoki HORINO
第 2 著者 所属(和/英) 神戸大学工学部
Faculty of Engineering, Kobe University
第 3 著者 氏名(和/英) 小川 真人 / Matsuto OGAWA
第 3 著者 所属(和/英) 神戸大学工学部
Faculty of Engineering, Kobe University
第 4 著者 氏名(和/英) 三好 旦六 / Tanroku MIYOSHI
第 4 著者 所属(和/英) 神戸大学工学部
Faculty of Engineering, Kobe University
発表年月日 2003/9/22
資料番号 VLD2003-55
巻番号(vol) vol.103
号番号(no) 337
ページ範囲 pp.-
ページ数 6
発行日