講演名 2003/6/19
分布RC線路の集中定数回路近似に関する一考察(信号処理,LSI,及び一般)
岡部 義明, 西 哲生, 緒方 将人,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年のディープサブミクロンテクノロジーの発達による集積回路の高速化・高集積化に伴って、集積回路内の配線は分布定数線路として取り扱う必要があると認識されている。VLSI単体またはVLSIを多数組み合わせたシステム全体での信号速度は、従来、主として論理ゲートでの遅延に支配されていたのに対し、配線での遅延の方が支配的になりつつある。本稿では配線モデルとして分布RC線路を取り上げ、この線路を集中定数素子で近似した回路についての考察を行う。
抄録(英) The increasing developments in high-speed and high-integration networks highlight the previously negligible effects of interconnects. It has become well accepted that interconnect delay dominates gate delay in latest deep submicrometer VLSI circuits. Thus we consider that the interconnect must be treated as distributed constant networks. This paper presents a study on the approximation of distributed RC line by lumped constant elements.
キーワード(和) 分布RC線路 / 極 / 留数
キーワード(英) distributed RC line / pole / residuce
資料番号 CAS2003-8,VLD2003-18,DSP2003-38
発行日

研究会情報
研究会 VLD
開催期間 2003/6/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 分布RC線路の集中定数回路近似に関する一考察(信号処理,LSI,及び一般)
サブタイトル(和)
タイトル(英) A Study On the approximation of distributed RC line by lumped constant elements
サブタイトル(和)
キーワード(1)(和/英) 分布RC線路 / distributed RC line
キーワード(2)(和/英) 極 / pole
キーワード(3)(和/英) 留数 / residuce
第 1 著者 氏名(和/英) 岡部 義明 / Yoshiaki OKABE
第 1 著者 所属(和/英) 九州大学大学院システム情報科学府情報工学専攻
Department of Computer Science and Communication Engineering, Kyushu University Hakozaki
第 2 著者 氏名(和/英) 西 哲生 / Tetsuo NISHI
第 2 著者 所属(和/英) 九州大学大学院システム情報科学研究院情報工学部門
Department of Computer Science and Communication Engineering, Kyushu University
第 3 著者 氏名(和/英) 緒方 将人 / Masato OGATA
第 3 著者 所属(和/英) 九州大学大学院システム情報科学研究院情報工学部門
Department of Computer Science and Communication Engineering, Kyushu University
発表年月日 2003/6/19
資料番号 CAS2003-8,VLD2003-18,DSP2003-38
巻番号(vol) vol.103
号番号(no) 144
ページ範囲 pp.-
ページ数 6
発行日