| 講演名 | 2003/2/28 マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス・スケジューリング機構の構成と評価(システムオンシリコン設計技術並びにこれを活用したVLSI) 三谷 陽介, 末吉 徹也, 内田 裕志, 平松 健, 弘中 哲夫, マタウシュ ハンス ユルゲン, 小出 哲士, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | マルチバンク構成レジスタファイルは,従来のマルチポートレジスタファイルに比べて小面積・高速・低消費電力を実現できる.設計結果より,4バンク,128エントリのレジスタファイルでは70%の面積削減,49%のアクセスタイム削減, 81%の消費電力削減を実現できることが確認できている.しかし,バンクに対するアクセス競合のため,性能低下を招く可能性がある.このペナルティに対処するため,レジスタアクセス・スケジューリング機構によるアクセス競合回避手法を提案している.本稿では,レジスタアクセス・スケジューリング機構の構成を明らかにし,詳細設計を行った.その結果,マルチバンク構成レジスタファイルに提案方式を付加した場合でも,マルチポートレジスタファイルと比較して高速かつ小面積を実現でき,本方式の有効性を確認することができた. |
| 抄録(英) | Compared with conventional multi-port register files, multi-bank register file can realise smaller chip size, faster access time, and lower power consumption. According to the result of layout data, the multi-bank register achieved to reduce 70% of chip size, 49% of access time, and 81% of power consumption. However, the multi-bank register file could cause a performance degradation due to possible bank conflicts. This paper proposes a resolution to reduce access conflicts for superscalar processors with the multi-bank register file. We also implemented register access queue for evaluation. By evaluation result, the validity of this method was confirmed. |
| キーワード(和) | レジスタファイル / バンク構造 / スーパスカラプロセッサ |
| キーワード(英) | register file / bank structure / superscalar processor |
| 資料番号 | VLD2002-163,ICD2002-228 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス・スケジューリング機構の構成と評価(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Register Access Scheduling Logic for Superscalar Processors with Multi-Bank Register File |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レジスタファイル / register file |
| キーワード(2)（和/英） | バンク構造 / bank structure |
| キーワード(3)（和/英） | スーパスカラプロセッサ / superscalar processor |
| 第 1 著者 氏名（和/英） | 三谷 陽介 / Yosuke MITANI |
| 第 1 著者 所属（和/英） | 広島市立大学 Hiroshima City University |
| 第 2 著者 氏名（和/英） | 末吉 徹也 / Tetsuya SUEYOSHI |
| 第 2 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 3 著者 氏名（和/英） | 内田 裕志 / Hiroshi UCHIDA |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 4 著者 氏名（和/英） | 平松 健 / Takeshi HIRAMATSU |
| 第 4 著者 所属（和/英） | 広島市立大学 Hiroshima City University |
| 第 5 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 5 著者 所属（和/英） | 広島市立大学 Hiroshima City University |
| 第 6 著者 氏名（和/英） | マタウシュ ハンス ユルゲン / Hans Jurgen MATTAUSCH |
| 第 6 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 7 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 7 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 発表年月日 | 2003/2/28 |
| 資料番号 | VLD2002-163,ICD2002-228 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 684 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |