| 講演名 | 2003/2/28 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI) 床 賢紀, 越智 裕之, 津田 孝夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年、携帯情報機器では高性能化か進む一方、長時間電池駆動するための低消費エネルギー化が強く求められるようになっている。本稿では、高性能設計されたプロセッサ(兎プロセッサ)に加え、低速処理向けにエネルギー効率を最適化した亀プロセッサを用意し、要求性能に応じて2つのプロセッサを切り替えて使用する手法を提案する。ローム杜0.35μmプロセスをターゲットとして設計した32bit兎・亀プロセッサを回路シミュレーションにより評価したところ、3.3V、100MHz動作時に兎プロセッサに代えて亀プロセッサを使用することにより、消費エネルギーを最大約67%削減できることがわかった。電源電圧をスケーリングする手法に提案手法を併用することで、さらに広い範囲で性能-エネルギー間のトレードオフが可能になると期待される。 |
| 抄録(英) | In recent years, while portable electronic devices become more and more sophisticated, it is also strongly desired for them to save energy consumption to achieve long battery lifetime. In this report, we propose to implement both a high-performance processor (hare processor) and an energy-efficient processor (tortoise processor,) and to use them selectively according to performance demand. From circuit simulation result on 32-bit hare and tortoise processors designed for Rohm 0.35μm process, 67% energy consumption is saved in the best case by using the tortoise processor instead of the hare processor operating at 3.3V and 100MHz. Further reduction of energy consumption is expected, if supply voltage scaling is applied to the proposed method. |
| キーワード(和) | 低消費電力化 / 低消費エネルギー化 / 電池寿命 / プロセッサアーキテクチャ |
| キーワード(英) | low power design / low energv design / battery lifetime / processor architecture |
| 資料番号 | VLD2002-161,ICD2002-226 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Proposal of Alternating a Hare Processor with a Tortoise Processor for Lower Energy Dissipation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力化 / low power design |
| キーワード(2)（和/英） | 低消費エネルギー化 / low energv design |
| キーワード(3)（和/英） | 電池寿命 / battery lifetime |
| キーワード(4)（和/英） | プロセッサアーキテクチャ / processor architecture |
| 第 1 著者 氏名（和/英） | 床 賢紀 / Masanori TOKO |
| 第 1 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 越智 裕之 / Hiroyuki OCHI |
| 第 2 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 津田 孝夫 / Takao TSUDA |
| 第 3 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 発表年月日 | 2003/2/28 |
| 資料番号 | VLD2002-161,ICD2002-226 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 684 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |